Munir Bannoura先生于1974年获得理学学士学位，1978年在阿尔及利亚国家电子和电气学院任电子工程教授，1984年加入Motorola／Freescale公司担任客户培训经理。负责先进微控制器和微处理器产品的全球培训。Munir先生著有多本Freescale公司微控制器的教材。
    Richard Soja先生于1974年获得工学学士学位于，1984年加入了Motorola，为欧洲汽车电子和工业界客户提供应用技术支持。他目前从事微控制器新产品的系统设计和规划，对MPC5554的系统设计作出了很大贡献。

    《MPC5554/5553微处理器揭秘》介绍MPC5554和MPC5553两个微处理器，详细讲解了其片内集成外设模块及其在汽车电子和工业控制领域的部分应用。为了帮助读者更快更容易地编写代码，随书光盘内含Freescale公司提供的RAppID代码初始化工具；一个演示版的eTPU仿真程序，用来展示eTPU特定功能的编写调试流程。
    《MPC5554/5553微处理器揭秘》介绍的内容对具有不同经验水平的硬件设计者和软件工程师都是适用的，对那些刚刚开始自己职业之路的青年学生也是有帮助的。

    Freescale半导体公司最近发布的MPC5500系列微控制器是当前市场上集成度最高的片上系统SoC之一。MPC5554和MPC5553是这个系列中最早上市的两款器件。这些器件的设计保证了完全的可综合特性，可以很容易地使用最新的半导体工艺进行制造，以降低造价并提高性能。在本书写作的时候，MPC5554和MPC5553是使用0.13um CMOS工艺流片制造的。这个系列的片上系统器件是针对MPC55X和MPC56X系列微控制器的替换和升级产品，是面向需要更多的片上FLASH存储器，更快的运行速度，更多的I／O和更灵活的I／O配置的应用而开发的。
    这些系列最初是为汽车电手领域开发的，但它们卓越的能力使其在许多不同的工业、商业和航空航天领域也得到应用。
    MPC5500系列微控制器架构的一个非常关键的模块是交叉连接模块。该模块简化了系统架构，片上存储器以及输入／输出外设资源是交叉连接模块的总线从设备，而高速e20026处理器核、eDMA模块、外部总线控制器、调试接口以及MPC5553特有的快速以太网模块等是交叉连接模块的总线主设备。交叉连接模块使得这些主从设备的集成和数据传输控制变得更加简洁清楚。
    图1.1和图1.2分别展示了MPC5554和MPC5553的功能模块框图。从这两个图可以看出，MPC5500系列处理器具有统一的架构，只是在诸如外设数目和片上存储器容量等方面存在一些区别。另一个较大的差别在于MPC5553提供了一个快速以太网模块。
    在这两个功能模块框图中包含了以下模块：
    （1）交叉连接模块总线主设备：
    ①基于Power架构的e20026高性能处理器。
    ②允许外部总线控制器访问MPC5500片内存储器的外部总线接口。
    ③在不同的总线从设备间高速传递数据的增强型直接内存访问eDMA控制器。
    ④MPC5553特有的快速以太网模块。
    ⑤支持实时应用开发的Nexus调试接口。
    （2）交叉连接模块总线从设备：
    ①允许MPC5500访问器件外部存储器和外设的外部总线接口。
    ②保存程序和固定数据的FLASH存储器。
    ③保存变量的SRAM存储器。
    ④两个外设接口桥，通过这两个外设桥模块可以访问更多的片内外设。
    用于产生同步系统时钟的频率调制锁相环，该锁相环还能监测时钟异常。

第1章 MPC5500系列简介

第2章 Power架构的e20026处理器
2.1 Power架构的e20026处理器介绍
2.2 编程模型
2.3 用户模式下的寄存器
2.4 用户模式下的特殊寄存器
2.5 管理员模式下的寄存器
2.6 指令集
2.7 存储器同步指令
2.8 控制指令
2.9 比较指令
2.1 0跳转指令
2.1 1Isel指令

第3章 SIMD、分数和DSP
3.1 信号处理引擎SPE的指令
3.2 SIMD
3.3 分数运算
3.4 数字信号处理器DSP

第4章 浮点数
4.1 介绍
4.2 MPC5554／5553的浮点数单元
4.3 MPC5554／5553的浮点数异常
4.4 浮点处理示例代码

第5章 内存管理单元（MMU）
5.1 内存管理单元简介
5.2 MPC5554／5553MMU的实现
5.3 MMU属性
5.4 配置MMU
5.5 MMU异常处理
5.6 MAS寄存器
5.7 外部调试对MMU的影响

第6章 系统缓存
6.1 缓存介绍
6.2 缓存结构
6.3 使用缓存作为系统RAM

第7章 异常与中断
7.1 异常与中断的介绍
7.2 中断处理
7.3 固定时间间隔中断（FIT）
7.4 看门狗

第8章 中断控制器
8.1 简介
8.2 中断控制器工作模式

第9章 系统配置
9.1 MPC5554／5553硬件和软件初始化简介
9.2 引导程序运行模式
9.3 PLL运行模式
9.4 审查模式及其对BAM的影响
9.5 应用代码初始化

第10章 外部总线接口
10.1 简介
10.2 总线接口信号说明
10.3 用EBI接异步存储器
10.4 对多主机的支持

第11章 增强型存储器直接访问控制器
11.1 增强型存储器直接访问（eDMA）控制器简介
11.2 eDMA架构
11.3 通道架构
11.4 组和通道优先级
11.5 通道抢占（preemption）
11.6 出错信号
11.7 eDMA通道分配
11.8 eDMA配置顺序
11.9 应用实例

第12章 、串行／解串外围设备接口（DSPI）
12.1 串行设备接口
12.2 DSPI的架构与配置
12.3 串行外设接口（SPI）配置
12.4 串行解串接口（DSI）配置
12.5 组合串行接口（CSI）配置
12.6 使用DSPI传输与接收数据的编程方法
12.7 利用DSPI支持DMA传输的特性创建队列
12.8 DSPI与eDMA的连接
12.9 DSPI初始化例子

第13章 增强型串行通信接口（eSCI）
13.1 增强型串行通信接口介绍
13.2 eSCI构架
13.3 发送操作
13.4 接收操作
13.5 单线操作
13.6 多点传输模式
13.7 中断
13.8 eSCI接收与发送配置
13.9 LIN介绍

第14章 局域网控制总线（FlexCAN）
14.1 局域网控制总线介绍
14.2 CAN信息协议
14.3 FlexCAN构架
14.4 信息缓存结构
14.5 FlexCAN时钟源
14.6 信息过滤
14.7 CAN模式
14.8 FlexCAN发送程序
14.9 FlexCAN接收程序

第15章 增强型队列式模数转换器（eQADC）
15.1 模数转换器介绍
15.2 eQADC架构
15.3 利用eQADC支持DMA的特性创建转换队列
15.4 eQADC与eDMA的连接与优先级
15.5 eQADC预备、触发、暂停与停止
15.6 命令模式以及eQADC队列的结构
15.7 ADC内部寄存器的读写
15.8 eQADC的电气特性
15.9 使用外部多路复用器扩展ADC通道数量
15.1 0集成ADC校正——ADC转换结果的标准化

第16章 增强型I／O模块和定时器系统
16.1 定时器系统介绍__
16.2 eMIOS架构
16.3 标准规格的通道架构
16.4 标准规格通道模式
16.5 eMIOS全局配置
16.6 标准规格通道配置

第17章 增强型定时处理单元（eTPU）
17.1 eTPU简介
17.2 eTPU架构
17.3 标准功能集
17.4 用户自定义功能
17.5 通道结构
17.6 主机接口
17.7 时基TCRI和TCR2计数时钟
17.8 I／O通道的控制和状态
17.9 角度模式
17.1 0共享定时／转角计数总线STAC总线
17.1 1eTPU初始化流程
17.1 2.eTPU练习

第18章 片内存储器和接口
18.1 简介
18.2 内部存储器
18.3 FLASH存储器
18.4 静态RAM存储器

第19章 快速以太网控制器（1PEC）
19.1 快速以太网控制器简介
19.2 快速以太网控制器的结构
19.3 快速以太网控制器功能
19.4 快速以太网控制器初始化例程

第20章 调试、片上仿真端口和Nexus软件

第21章 供电
21.1 供电需求
21.2 电源复位
21.3 电压调节控制器
21.4 供电顺序
21.5 供电分段描述
21.6 电源功耗
21.7 电源设计需要考虑的内容

附录A 引脚分配图
附录B 引脚功能和定义
附录C e20026处理器指令集
附录D SPE指令
附录E 参考资料清单
附录F 示例软件使用说明