信阅平台

产品特色

编辑推荐

《超大规模集成电路测试：数字存储器和混合信号系统》可作为高等学校计算机、微电子、电子工程、无线电及自动控制、信号处理专业的高年级学生与研究生的教材和参考书，也可供从事上述领域工作的科研人员参考，特别适合于从事VLSI电路设计和测试的工程技术人员。

展开

作者简介

Michael L. Bushnell是美国Rutgers大学电子与计算机工程系的正教授和董事会研究会员。他于1975年在麻省理工学院获得学士学位，并分别于1983年和1986年在卡内基梅隆大学获得硕士和博士学位。1983年他入选美国电子协会才能发展计划（Faculty Development Program），并获得过卡内基梅隆大学杰出毕业生教学奖。Bushnell还是美国国家自然科学基金的总统青年研究员。他最近在VLSI CAD上的研究方向是串行和分布式计算机上的数字、模拟和混合信号电路的自动测试码模式生成、延迟故障的内建自测试、故障模拟、可测试性综合和低功耗设计等。他是Journal of Electronic Testing: Theory and Applications杂志编委会成员，并曾担任1995年和1996年International Conference on VLSI Design印度年会程序委员会的联合主席。 Vishwani D. Agrawal 现在是贝尔实验室（Lucent Technologies公司的研发机构）计算科学研究中心的杰出科学家，也是Rutgers大学电子与计算机工程系的客座教授。他于1960年在印度Allahabad大学获理学学士学位，1964年在印度Roorkee大学获得（荣誉）工学学士学位，1966年在印度科学研究所获硕士学位，1971年在美国伊利诺斯大学获得电子工程博士学位。他最近的研究方向是测试、可测试性综合和并行算法。他是Journal of Electronic Testing: Theory and Applications的主编和IEEE Design & Test of Computers 杂志的原主编。1993年，他获得伊利诺斯大学杰出校友奖。1998年，由于对电子测试领域的创造性贡献，他获得了IEEE计算机协会Harry H. Goode 纪念奖。

展开

内容介绍

《超大规模集成电路测试：数字存储器和混合信号系统》系统地介绍了这三类电路的测试和可测试性设计。全书共分三个部分。第一部分是测试基础，介绍了测试的基本概念、测试设备、测试经济学和故障模型。第二部分是测试方法，详细论述了组合和时序电路的测试生成、存储器测试、基于DSP和基于模型的模拟与混合信号测试、延迟测试和IDDQ测试等。第三部分是可测试性设计，包括扫描设计、BIST、边界扫描测试、模拟测试总线标准和基于IP核的SOC测试。VLSI测试包括数字、存储器和混合信号三类电路测试。

展开

精彩书评

现代的电子设计与测试工程师需要处理数字、存储器和混合信号等几类子系统，每一类都需要不同的测度和可测试性设计方法。本书提供了精心选择的所有这三类电路的重要测试课题。测试的目的是提高产品质量，它意味着“以最小的代价满足用户的需求”。本书包含了确定VLSI芯片级缺陷的测试经济学和技术。它除了可以作为测试课程的教材外，还是电子器件、系统或系统芯片等领域的工程师的一个完整的可测试性指南。

展开

精彩书摘

展开

<div class=bbindex>第一部分测试概论 第1章引言 1.1 测试哲学 1.2 测试的作用 1.3 数字和模拟VLSI测试 1.4 VLSI技术的发展趋势对测试的影响 1.5 本书范围 1.6 习题 第2章 VLSI测试过程和测试设备 2.1 如何测试芯片 2.1.1 测试类型 2.2 自动测试设备 2.2.1 Advantest Model T6682测试仪 2.2.2 LTX Fusion ATE 2.2.3 多点测试 2.3 电气参数测试 2.4 小结 2.5 习题 第3章测试经济学和产品质量 3.1 测试经济学 3.1.1 成本定义 3.1.2 生产 3.1.3 成本利润分析 3.1.4 可测性设计的经济学 3.1.5 十倍法则 3.2 良率 3.3 测量品质的缺陷等级 3.3.1 测试数据分析 3.3.2 缺陷级别评估 3.4 小结 3.5 习题 第4章故障模型 4.1 缺陷、错误和故障 4.2 功能测试与结构测试 4.3 故障模型的级别 4.4 故障模型术语表 4.5 单固定故障 4.5.1 故障等价 4.5.2 单固定故障的等价 4.5.3 故障压缩 4.5.4 故障支配和检测点定理 4.6 小结 4.7 习题 第二部分测试方法 第5章逻辑与故障模拟 5.1 用于设计验证的模拟 5.2 用于测试评估的模拟 5.3 用于模拟的模型电路 5.3.1 模型的层次与模拟器类型 5.3.2 层次连接描述 5.3.3 MOS 网络的门级模型 5.3.4 模拟信号的状态 5.3.5 时序 5.4 用于真值模拟的算法 5.4.1 编码模拟 5.4.2 事件驱动模拟 5.5 故障模拟算法 5.5.1 串行故障模拟 5.5.2 并行故障模拟 5.5.3 推演故障模拟 5.5.4 并发故障模拟 5.5.5 Roth的TEST-DETECT算法 5.5.6 微分故障模拟 5.6 故障模拟的统计学方法 5.6.1 故障取样 5.7 小结 5.8 习题 第6章可测试性度量 6.1 SCOAP可控制性和可观测性 6.1.1 组合SCOAP度量 6.1.2 组合电路的例子 6.1.3 时序SCOAP度量 6.1.4 时序电路的例子 6.2 高层次可测试性度量 6.3 小结 6.4 习题 第7章组合电路测试生成 …… 第8章时序电路的测试矢量生成 第9章存储器测试 第10章基于DSP模拟和混合信号测试 第11章基于模型的模拟和混合信号测试 第12章延迟测试 第13章 IDDQ测试 第三部分可测试性设计 第14章数字电路DFT和扫描设计 第15章内建自测试 第16章边界扫描标准 第17章模拟测试总线标准 第18章系统测试和基于核的设计 第19章测试的未来 附录A 循环冗余码理论 附录B 级数从1到100的本原多项式 附录C 有关测试的书籍 参考文献

展开