本书共6章，针对工业芯片在使用环境复杂性和内部结构多样性方面的特点，介绍了其片上可靠性防护的基本原理和工程化设计技术，重点介绍了应对静电与闩锁等电过应力的防护器件、防护电路和防护架构以及针对RF CMOS、功率芯片和异质集成电路等的专用防护方法，还介绍了纳米CMOS器件可靠性模型与仿真。全书总结了国内外在工业芯片可靠性防护设计方面的先进技术与方法，既有系统的基础理论与专业知识，又注重工程经验与实践案例；既具有鲜明的学术先进性，又具备丰富的技术实用性。 为方便学习，各章末均给出了本章要点与综合理解题；书末的附录中给出了本书缩略语对照表和各章综合理解题的参考答案。 本书既可以供从事相关工作的一线工程技术人员和管理人员使用，也可作为高校相关学科专业的教学参考书。

第1章 常见电过应力的来源与表征
1.1 电过应力的来源
1.1.1 概述
1.1.2 静电与静电放电
1.1.3 浪涌
1.1.4 闩锁
1.2 电过应力的表征
1.2.1 静电放电的表征
1.2.2 浪涌的表征
1.2.3 闩锁的表征
本章要点
综合理解题
第2章 片上防护设计通论
2.1 概述
2.1.1 电过应力防护途径
2.1.2 片上防护要求
2.1.3 防护设计窗口
2.1.4 失效判据
2.2 片上防护器件
2.2.1 基于二极管
2.2.2 基于MOS
2.2.3 基于SCR
2.2.4 基于BJT
2.2.5 综合比较
2.3 电源钳位
2.3.1 电源钳位的必要性
2.3.2 静态钳位
2.3.3 瞬态钳位
2.3.4 钳位电路的优化
2.4 片上防护架构
2.4.1 输入防护架构
2.4.2 输出防护架构
2.4.3 电源钳位架构
2.4.4 总体防护架构
本章要点
综合理解题
第3章 片上防护设计专论
3.1 RF CMOS防护
3.1.1 RF性能与片上防护的相互影响
3.1.2 RF寄生效应分析
3.1.3 RF CMOS防护设计
3.1.4 RFESD协同设计
3.2 功率芯片防护
3.2.1 基于LDMOS
3.2.2 基于BJT
3.2.3 基于SCR
3.2.4 电源钳位
3.3 其他专用电路防护
3.3.1 高速CML缓冲I/O防护
3.3.2 混合电压I/O防护
3.3.3 模拟放大器防护
3.4 片上安全防护设计
3.4.1 从芯片安全到安全芯片
3.4.2 硬件木马及对策
本章要点
综合理解题
第4章 片上防闩锁设计
4.1 工艺设计
4.1.1 外延CMOS工艺
4.1.2 倒阱掺杂工艺
4.1.3 隔离工艺
4.1.4 三阱CMOS工艺
4.1.5 高掺杂埋层工艺
4.1.6 不同工艺的结合应用
4.2 版图设计
4.2.1 内部保护环
4.2.2 I/O保护环
4.2.3 有源保护环
4.2.4 设计规则
4.3 电路设计
4.3.1 片上防护电路的防闩锁优化
4.3.2 防闩锁控制电路
4.3.3 多电源轨的防闩锁设计
4.3.4 无源与有源瞬态钳位电路
本章要点
综合理解题
第5章 工艺对片上防护的影响
5.1 工艺与材料参数的影响
5.1.1 关键工艺参数的影响
5.1.2 CMOS工艺结构的影响
5.1.3 互连与层间介质材料的影响
5.2 工艺节点缩小的影响
5.2.1 对片上防护设计窗口的影响
5.2.2 对闩锁的影响
5.3 纳米级器件结构的影响
5.3.1 从体硅衬底到SOI衬底
5.3.2 从平面FET到FinFET
5.3.3 对片上防护参量的影响
5.3.4 对闩锁的影响
5.4 新型片上防护器件
5.4.1 异质集成防护器件
5.4.2 纳米棒与石墨烯
5.4.3 现场可编程防护器件
本章要点
综合理解题
第6章 纳米CMOS器件可靠性模型与仿真
6.1 纳米CMOS器件可靠性面临的挑战
6.1.1 氧化层电场增强带来的可靠性问题
6.1.2 新型器件结构带来的可靠性问题
6.1.3 器件缩小到纳米尺度后带来的可靠性退化涨落问题
6.2 纳米CMOS器件可靠性退化机理
6.2.1 热载流子注入
6.2.2 偏置温度不稳定性
6.2.3 栅介质经时击穿
6.3 纳米CMOS器件可靠性模型
6.3.1 热载流子注入模型
6.3.2 BTI（偏置温度不稳定性）紧凑模型
6.3.3 经时击穿模型
6.4 纳米CMOS工艺及器件可靠性仿真
6.4.1 TCAD工艺仿真
6.4.2 TCAD器件仿真
6.4.3 TCAD中的退化模型
6.4.4 TCAD器件仿真实例
6.5 纳米CMOS电路可靠性仿真
6.5.1 早期可靠性仿真方法
6.5.2 用于可靠性仿真的商用工具
6.5.3 CMOS电路可靠性仿真实例
本章要点
综合理解题
附录A 缩略语对照表
附录B 各章综合理解题参考答案