《半导体湿法刻蚀加工技术》全面阐述了半导体刻蚀加工及金属辅助化学刻蚀加工原理与工艺，详细讲述了硅折点纳米线、超高深径比纳米线、单纳米精度硅孔阵列三类典型微/纳米结构的刻蚀加工工艺，并对第三代半导体碳化硅的电场和金属辅助化学刻蚀复合加工、第三代半导体碳化硅高深宽比微槽的紫外光场和湿法刻蚀复合加工工艺进行了详细论述。

第一章 绪论
　　1.1 半导体加工简介
　　世界半导体贸易统计组织（World Semiconductor Trade Statistics，WSTS）统计报告指出，全球半导体行业总销售额在2021年达到5559亿美元，比2020 年的4404亿美元增长了26.2%；中国仍然是全球最大的半导体市场，2021年的总销售额为1925亿美元，增长了27.1%[1]。据中国半导体行业协会的统计数据，2021 年中国集成电路产业销售额为10458.3亿元，同比增长18.2%。根据统计，2021 年中国进口集成电路6354.8亿块，同比增长16.9%，进口金额4325.5亿美元，同比增长23.6%；集成电路出口3107亿块，同比增长19.6%，出口金额1537.9亿美元，同比增长32%[2]。可以看出，作为全球最大的芯片进口国，我国集成电路产品贸易逆差持续扩大，强化集成电路产业基石作用显得愈发迫切。
　　作为集成电路产业中至关重要的一环，半导体器件制造大概可分为沉积、去除、图案化和电性能修改四大类工艺。沉积是将材料生长、涂覆或以其他方式转移到晶片上的工艺，在集成电路制造中属于必不可少的重要工序，需要经历沉积—刻蚀—沉积的反复过程，以实现大型集成电路的分层结构；可用的技术包括物理气相沉积（physical vapor deposition，PVD）、化学气相沉积（chemical vapor deposition，CVD）、电化学沉积（electrochemical deposition，ECD）、分子束外延（molecular beam epitaxy，MBE），以及最近几年发展的原子层沉积（atomic layer deposition，ALD）等。
　　去除是从晶圆上去除材料的过程，包括湿法或干法刻蚀工艺和化学机械平面化（chemical-mechanical planarization，CMP）。其中，刻蚀是在半导体器件制造中利用物理化学途径选择性地移除沉积层特定部分的工艺，是晶圆制造的关键步骤。从某种意义上说，刻蚀技术水平的高低直接决定了芯片制程的大小，并且在成本上仅次于光刻，近年来随着3D NAND技术的不断发展，刻蚀的重要性也愈发凸显。
　　图案化是指沉积材料的成形或改变，通常称为光刻，是晶圆制造中最复杂、最关键的环节，也是制造过程中耗时最长、成本最高的环节。它是利用光学-化学反应原理，将电路图形传递到晶圆表面，形成有效图形窗口的工艺技术。
　　电性能修改需要通过扩散炉/离子注入来掺杂晶体管的源极和漏极；用于激活注入的掺杂剂，还需要退火或者在先进的设备中快速热退火（rapid thermal annealing，RTA）。当前，电气特性的修改还扩展到通过紫外线处理（ultraviolet process，UVP），即将材料暴露于紫外线（ultraviolet，UV）中来降低材料的介电常数；改性也可通过氧化来实现，可以通过氧化以创建半导体绝缘体结，例如，通过局部氧化工艺制造金属氧化物半导体场效应晶体管（metal oxide semiconductor field effect transistor，MOSFET）等。
　　以上四个工艺环环相扣，组成包含超过300个步骤的处理工序以生产出一个完整的芯片。从开始加工到封装芯片再到准备发货（仅流片，不包括电路设计），整个制造过程至少需要6～8周，并且在高度专业化自动化的半导体制造工厂（也称为代工厂或晶圆厂）中进行。而更先进的半导体器件，例如14nm/10nm/7nm/5nm精度，则可能需要超过15周的时间。
　　1.2 半导体刻蚀加工技术
　　刻蚀[3-5]是当今世界上最大的制造业—超大规模集成电路（very large scale integrated circuit，VLSI）制造中影响重大且至关重要的技术之一。在集成电路制造中，刻蚀是一种晶圆表面未保护的区域暴露在刻蚀剂中去除材料的工艺，其基本目的是在硅片上正确地复制光刻后的掩膜图形。通常这层掩膜是光刻胶，在刻蚀中用来保护硅片上的特殊区域并选择性地刻蚀掉未被光刻胶保护的区域。因此，在互补金属氧化物半导体（complementary metal oxide semiconductor，CMOS）制造工艺流程中，刻蚀都是在光刻工艺之后进行的。
　　回溯20世纪60年代后期，湿法刻蚀曾经是低成本集成电路制造的关键技术，然而，它特有的各向同性刻蚀的性质，严重地阻碍了其在高密度集成电路制造中的应用，因此具有各向异性刻蚀特性的干法刻蚀，成为能够满足器件尺寸持续缩小的不可替代的制造技术。但如今湿法刻蚀技术也有了新的发展，各向异性刻蚀速率大幅度提高。
　　刻蚀主要通过几个参数来表征，其中刻蚀速率是指在刻蚀过程中去除硅表面材料的速度，另一个与刻蚀速率相关的概念是选择比，用来表示同一刻蚀条件下一种材料的刻蚀速率与另一种材料刻蚀速率的比值，高选择比意味着只刻蚀去掉想去除的那一层。刻蚀剖面指的是刻蚀图形的侧壁形状，分为各向同性刻蚀剖面及各向异性刻蚀剖面两种，各向异性的刻蚀剖面容易形成钻蚀，从而形成刻蚀偏差。刻蚀均匀性是用来衡量刻蚀工艺均匀性的指标，非均匀性刻蚀会产生额外的过刻蚀，保持硅片的均匀性是保证制造性能一致的关键。而刻蚀残留物是指在刻蚀后留在硅片表面不想要的材料，可以在去除光刻胶过程中用湿法刻蚀去掉。
　　1.2.1 干法刻蚀加工技术
　　1. 干法刻蚀简介
　　干法刻蚀是把硅片表面暴露于气态环境中产生等离子体，将等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应（或两种反应），从而去掉暴露的表面材料。干法刻蚀中的等离子体，被称作物质的第四态，它可以被看作部分或全部放电的气体。在这气体中，包含有电子、离子、中性的原子和/或分子。从总体上看，等离子体保持着电中性。这样的气体电离率较低，即只有一小部分分子被电离了。如此低的电离率却可以产生足够大的局部电荷，这些电荷具有足够长的寿命，这就为等离子体刻蚀消耗材料提供了可能。干法刻蚀能否广泛应用，取决于等离子体的状态、几何形状、激励办法等多种条件。在干法刻蚀过程中，适当地混合其他被激发带电的反应粒子或者中性的反应粒子。被激发元素的原子嵌在要被刻蚀材料的表面上或者表面以下，因此改变了晶圆上的薄膜或者是晶圆本身的物理性质。实际上，等离子体在室温下形成了易挥发的刻蚀产物。干法刻蚀主要包括6个步骤：①电子和分子的碰撞形成了反应粒子；②反应粒子扩散到被刻蚀材料的表面；③反应粒子在材料表面积累；④反应粒子与材料间发生化学或者物理反应（或两种反应），产生易挥发的副产物；⑤易挥发的副产物解吸，从表面释放出来；⑥释放出来的副产物扩散返回到主气体中，并被泵抽走。干法刻蚀工艺通常由四个基本状态构成：刻蚀前、部分刻蚀、刻蚀到位和过刻蚀。它们的主要特性有：刻蚀速率（目标材料的去除率）、选择比（薄膜的刻蚀速率与衬底或者掩膜的刻蚀速率比值）、深宽比（刻蚀深度与刻蚀图形临界尺寸的比值）、终点探测（确保以最小的过刻蚀量完成对晶圆的刻蚀）、临界尺寸（critical dimension，CD，包括浅沟槽隔离的间隙、晶体管的沟道长度、金属互连线的宽度等）、均匀性（包括晶圆间、批次间、晶圆内、芯片内等多个层级的均匀性）和微负载（在整个晶圆上，由于稠密的图形与孤立的图形同时存在所表现出来的不同刻蚀行为）[6-7]。
　　2. 硅栅极的干法刻蚀
　　硅栅极是决定晶体管特性的关键部分，而MOSFET的阈值电压取决于栅极尺寸，因此，控制刻蚀的特征尺寸至关重要。当前，最先进的逻辑器件中物理栅极长度已经达到5nm甚至更小，并且接近物理极限，因此，不仅需要控制特征尺寸的精度，而且还需要降低整个晶圆上特征尺寸的不均匀性。例如，具有特征尺寸为30nm的栅极，需要控制300mm晶圆上特征尺寸的均匀性（3σ）在3nm甚至更小[6]。当然，刻蚀后栅极的轮廓需要是垂直的，并且具有高选择比，因为栅极氧化膜会随着缩放而继续变薄。用于逻辑器件的栅极材料是多晶硅，用于存储器中的栅极材料为多层结构，如WSi2/多晶硅的复合物和W/WN/多晶硅的复合物。
　　通常，氯氟烃或氟利昂基气体已广泛用于硅栅极刻蚀，然而用氯氟烃进行刻蚀很难实现对栅极氧化膜的高选择比，因为气体中的碳会促进二氧化硅（SiO2）的刻蚀。此外，由于环境问题，如今氯基和溴基的刻蚀气体得到了更广泛的应用，特别是氯气和溴化氢。使用这些气体进行干法刻蚀往往会产生各向异性轮廓，并且适合实现垂直刻蚀轮廓，可以实现对底层栅极氧化膜的高选择比。
　　3. 二氧化硅的干法刻蚀
　　二氧化硅（SiO2）的干法刻蚀有广泛的应用，包括接触孔和过孔等孔的刻蚀、栅极的硬掩膜刻蚀、镶嵌刻蚀等。与单晶硅、多晶硅和金属等导体材料刻蚀相比，SiO2刻蚀具有复杂的刻蚀机制，需要不同类型的等离子体源。
　　对于SiO2的干法刻蚀，C和F是必需的，并且要求刻蚀气体含有基于C和F的碳氟化合物。此外，为了获得对底层Si的高选择比，在碳氟化合物气体中还要添加含H2或H元素的气体。当用CF4/H2混合气体刻蚀SiO2时，CF4在等离子体中解离成 、CF3自由基（CF3？）和F自由基（F？）；H2产生H自由基（H？）。吸附在SiO2表面的CF3？在 的照射下解离为C和F。由于C—O键强度（257kcal/mol ）大于Si—O键强度（111kcal/mol），C与SiO2中的O反应生成CO，然后CO从SiO2表面解吸；导致表面弱键合的Si与F反应形成SiF4，然后SiF4从SiO2表面解吸。SiO2的干法刻蚀遵循上述途径周而复始地进行。换言之，由于SiO2含有O原子，与O反应并形成挥发性物质的C必须始终包含在刻蚀气体中，这就是使用含有F和C的碳氟化合物作为基础气体的原因。
　　4. 金属的干法刻蚀
　　逻辑器件中使用的多层互连有时包含多达10层金属甚至更多，因此，金属刻蚀在整个刻蚀工艺中比例非常大。例如，在当今的逻辑器件中，铜作为铝的替代品用作金属互连线，需要进行刻蚀形成精细图案；而铝因为图案尺寸较大，所以不需要精细加工，但仍需要进行刻蚀。大马士革铜金属互连线也逐渐被引入存储设备，并且至少一层铝金属互连线已经被大马士革铜金属互连线取代。因此，铝刻蚀在所有刻蚀工艺步骤中的比例越来越小，铜和钨等其他金属的刻蚀越来越重要。
　　1.2.2 湿法刻蚀加工技术
　　1. 湿法刻蚀简介
　　湿法刻蚀是一种去除膜层厚度的古老技术，被广泛应用于很多行业，如用于图案化的湿法刻蚀加工技术早就已应用于印刷技术和电路板制造方面。由于半导体制造业的蓬勃发展，这种宏观刻蚀技术被推广到集成电路制造业，逐渐发展成最特的微观刻蚀技术，也就是说，现在晶片湿法刻蚀去除膜层的厚度最大可达几微米，最小可控制到10？以下。
　　实际上，所有在固液界面刻蚀的方法都可概括为“湿法刻蚀”。湿法刻蚀加工技术与干法刻蚀加工技术的区别在于前者具有更大的选择比。这种选择比是由于液体和固体成分之间的特定相互作用，决定了反应速率及溶解反应是否发生。当将固体材料溶解在液体中时，固体成分会转移到液相中。为此，必须克服固体颗粒之间的结合力。固体成分转变为可溶性化合物，其颗粒通过扩散和对流从表面转移到溶液内部。固体颗粒之间的相互作用被固体颗粒和液体颗粒之间的相互作用所取代。在最简单的情况下，溶剂分子本身形成一个壳，即溶解颗粒周围的溶剂化壳。经过溶剂化的颗粒在溶剂中具有良好的流动性。
　　在大多数刻蚀工艺中，水被用作溶剂。在这种情况下，围绕溶解颗粒形成的溶剂化壳是水合物壳。如果材料具有分子结构，则可以通过物理溶解进行刻蚀。除了分子结构材料的物理溶解外，还存在化学溶解方法，例如，固体材料在界面处暴露于刻蚀剂中产生化学反应。
　　在金属和半导体接触的情况下，相变伴随着电子转移，因为金属不能作为原子转移，而只能作为离子转移到溶液中。金属和半

目录
前言
主要缩写对照表
第一章 绪论 1
1.1 半导体加工简介 1
1.2 半导体刻蚀加工技术 2
1.2.1 干法刻蚀加工技术 3
1.2.2 湿法刻蚀加工技术 5
1.2.3 金属辅助化学刻蚀加工技术 15
1.3 小结 16
参考文献 16
第二章 半导体的金属辅助化学刻蚀加工 19
2.1 金属辅助化学刻蚀简介 19
2.1.1 金属辅助化学刻蚀的历史 19
2.1.2 金属辅助化学刻蚀原理 21
2.1.3 金属催化剂 23
2.1.4 刻蚀剂 24
2.1.5 晶体相关性 25
2.1.6 微孔硅 26
2.2 基于金属辅助化学刻蚀的加工 27
2.2.1 孔和纳米线 28
2.2.2 槽 29
2.2.3 3D加工 30
2.2.4 螺旋结构 34
2.3 实际加工中的注意事项 37
2.3.1 催化剂和工艺设计 37
2.3.2 刻蚀停止 38
2.3.3 流体流动诱导运动和预刻蚀HF浸入 38
2.3.4 黏附层厚度 39
2.3.5 催化剂堆顶层 40
2.3.6 催化剂清洁度 40
2.4 小结 40
参考文献 40
第三章 硅折点纳米线的可控刻蚀加工 45
3.1 折点纳米线加工研究背景 45
3.2 折点纳米线的金属刻蚀过程建模研究 48
3.3 硅折点纳米线加工方法 52
3.4 半导体折点纳米线加工控制 52
3.4.1 折点数量控制 52
3.4.2 长度控制 53
3.4.3 角度控制 54
3.5 硅折点纳米线加工工艺优化 55
3.5.1 样品几何位置对硅折点纳米线形貌的影响 55
3.5.2 刻蚀时间对硅折点纳米线形貌的影响 56
3.5.3 甘油体积对硅折点纳米线形貌的影响 58
3.6 硅折点纳米线的力学性质研究 59
3.6.1 建模方法 59
3.6.2 仿真结果与验证 60
3.6.3 纳米线缺陷对其力学性能的影响规律 62
3.6.4 硅折点纳米线的润湿特性和反射率 65
3.7 小结 67
参考文献 67
第四章 超高深径比纳米线刻蚀加工 70
4.1 超高深径比纳米线刻蚀加工研究背景 70
4.2 PS纳米球刻蚀加工方法 70
4.2.1 PS纳米球自组装 70
4.2.2 PS纳米球刻蚀 72
4.2.3 刻蚀时间及刻蚀功率对PS纳米球刻蚀速率的影响规律 73
4.2.4 辅助气体的种类对PS纳米球刻蚀速率的影响规律 74
4.3 超高深径比纳米线刻蚀加工结果及表征 76
4.4 小结 77
参考文献 77
第五章 单纳米精度硅孔阵列刻蚀加工 80
5.1 单纳米精度硅孔阵列刻蚀加工研究背景 80
5.1.1 离子束加工 81
5.1.2 电子束加工 83
5.1.3 离子轨迹刻蚀加工 83
5.1.4 电子束光刻辅助的反应离子刻蚀加工 84
5.1.5 阳极氧化铝薄膜辅助加工 85
5.1.6 金属辅助等离子体刻蚀加工 86
5.1.7 金属辅助化学刻蚀加工 87
5.2　单纳米精度掩膜板加工 89
5.2.1 二氧化硅包覆金纳米粒子自组装 89
5.2.2 旋涂工艺研究 91
5.2.3 二氧化硅包覆金纳米粒子自组装结果表征 93
5.3 纳米孔阵列刻蚀加工 94
5.3.1 刻蚀加工平台搭建 95
5.3.2 单纳米精度硅孔阵列刻蚀加工形貌演变过程 96
5.4 单纳米精度硅孔阵列刻蚀加工的机器学习建模 99
5.4.1 建模过程 100
5.4.2 模型参数训练 103
5.4.3　预测模型 105
5.4.4 模型验证 107
5.4.5 结果预测 111
5.5　单纳米精度硅孔阵列刻蚀加工的机理 112
5.6 小结 114
参考文献 114
第六章 第三代半导体碳化硅的电场和金属辅助化学刻蚀复合加工 120
6.1 第三代半导体碳化硅湿法刻蚀加工研究背景 120
6.2 电场和金属辅助化学刻蚀复合加工方法 121
6.3 电场和金属辅助化学刻蚀复合加工结果 122
6.3.1 恒电压模拟 122
6.3.2 恒电流模拟 123
6.4 电场和金属辅助化学刻蚀复合加工机理 125
6.4.1 纯阳极氧化刻蚀 125
6.4.2 纯金属辅助化学刻蚀 126
6.4.3 复合刻蚀加工机理 127
6.5 小结 129
参考文献 129
第七章 第三代半导体碳化硅高深宽比微槽的紫外光场
和湿法刻蚀复合加工 132
7.1 研究背景 132
7.2 加工方法 133
7.3 加工结果 135
7.4 加工工艺优化 136
7.5 加工建模 138
7.6 各类微/纳米结构 140
7.7 小结 140
参考文献 141
彩图