第1章 Cadence Allegro 24.1全新功能
1.1 Cadence Allegro 24.1全新功能介绍
1.1.1 全新功能概述
1.1.2 3DX画布增强功能
1.1.3 冻结铜皮更新
1.1.4 挖空相邻层
1.1.5 减少过孔残桩和层间转换
1.1.6 纤维编织感知
1.1.7 嵌入式参考标识符
1.1.8 嵌入式名称
1.1.9 交互式布线增强功能
1.1.10 差分对布线转换改进
1.1.11 差分对焊盘接入与汇聚改进
1.1.12 在状态和未连接引脚报告中忽略NC网络
1.2 本章小结
第2章 Cadence Allegro 24.1软件安装及电子设计概述
2.1 Cadence Allegro 24.1的系统配置要求、安装及激活
2.1.1 系统配置要求
2.1.2 安装
2.1.3 激活
2.2 电子设计概念
2.2.1 原理图的概念及作用
2.2.2 PCB版图的概念及作用
2.2.3 原理图符号的概念及作用
2.2.4 PCB符号的概念及作用
2.2.5 信号线的分类及区别
2.3 常用系统参数的设置
2.3.1 高亮设置
2.3.2 自动备份设置
2.4 OrCAD原理图
2.4.1 OrCAD菜单栏
2.4.2 OrCAD偏好设置
2.4.3 OrCAD软件Design Template常用设置
2.4.4 OrCAD删除与撤销功能
2.4.5 OrCAD添加本地封装库
2.5 PCB菜单栏
2.5.1 “File”下拉菜单
2.5.2 “Edit”下拉菜单
2.5.3 “View”下拉菜单
2.5.4 “Add”下拉菜单
2.5.5 “Display”下拉菜单
2.5.6 “Setup”下拉菜单
2.5.7 “Shape”下拉菜单
2.5.8 “Logic”下拉菜单
2.5.9 “Place”下拉菜单
2.5.10 “Route”下拉菜单
2.5.11 “Analyze”下拉菜单
2.5.12 “Manufacture”下拉菜单
2.5.13 “Tools”下拉菜单
2.6 电子设计流程概述
2.7 本章小结
第3章 工程的组成及完整工程的创建
3.1 工程的组成
3.2 原理图工程文件的创建
3.2.1 创建原理图工程文件
3.2.2 已有原理图工程文件的打开
3.2.3 新建原理图库
3.2.4 OrCAD系统自带的原理图库文件
3.2.5 已有原理图库的调用
3.3 完整PCB的创建
3.3.1 新建PCB
3.3.2 已有PCB文件的打开
3.3.3 PCB封装的含义及常见分类
3.3.4 软件自带的封装库
3.3.5 已有封装库的调用
3.4 本章小结
第4章 元件库开发环境及设计
4.1 元器件符号概述
4.2 元件库编辑界面与元件库编辑器工作区参数
4.2.1 元件库编辑界面
4.2.2 元件库编辑器工作区参数
4.3 简单集成电路符号的创建
4.3.1 原理图库的创建及元器件符号的新建
4.3.2 单个引脚的放置
4.3.3 元器件引脚的阵列摆放及设置
4.3.4 元器件外形框的绘制及文件的保存
4.4 多Part元件符号的创建
4.4.1 创建Homogeneous类型原理图符号
4.4.2 创建Heterogeneous类型元器件
4.5 通过Excel表格创建元器件
4.6 元件库创建实例——电容的创建
4.7 元件库创建实例——ADC08200的创建
4.8 本章小结
第5章 原理图开发环境及设计
5.1 原理图编辑界面
5.1.1 打开OrCAD软件及创建原理图工程
5.1.2 OrCAD软件原理图编辑界面
5.1.3 偏好设置
5.1.4 OrCAD软件Design Template常用设置
5.2 原理图设计准备
5.2.1 原理图页面大小的设置
5.2.2 原理图栅格的设置
5.2.3 原理图模板的应用
5.3 元器件的放置
5.3.1 添加元件库
5.3.2 放置元器件
5.3.3 元器件的移动、选择、旋转
5.3.4 元器件的复制、剪切与粘贴
5.3.5 元器件的删除与撤销
5.4 电气连接的放置
5.4.1 绘制导线
5.4.2 节点的说明及放置
5.4.3 放置网络标号
5.4.4 放置No ERC检查点
5.4.5 总线的放置
5.4.6 放置电源及接地
5.4.7 放置页连接符
5.4.8 原理图添加差分属性
5.5 非电气对象的放置
5.5.1 放置辅助线
5.5.2 放置字符标注及图片
5.6 原理图的全局编辑
5.6.1 元器件的重新编号
5.6.2 元器件属性的更改
5.6.3 原理图的查找与跳转
5.7 层次原理图的设计
5.7.1 层次原理图的定义及结构
5.7.2 自上而下的层次原理图设计
5.7.3 自下而上的层次原理图设计
5.7.4 层次原理图调用已经创建好的模块
5.8 原理图的编译与检查
5.8.1 原理图编译的设置
5.8.2 原理图的编译
5.8.3 原理图差异化对比
5.8.4 第一方网表输出
5.8.5 第三方网表输出
5.9 BOM清单
5.10 网表输出错误
5.10.1 “Duplicate Pin Name”错误
5.10.2 “Pin number missing”错误
5.10.3 “Value contains return”错误
5.10.4 “PCB Footprint missing”错误
5.10.5 “Con
展开
