本书深入研究了纳米体硅CMOS工艺逻辑电路中单粒子效应的产生与传播受电路工作电压、频率和版图结构等电路内在因素，以及温度和总剂量两种空间环境变量的影响规律及其机理。具体包括：①量化了SEU软错误在逻辑电路中的传播概率模型，并将其应用到单粒子效应的实验评估中，同时提出SEU软错误的加固策略；②研究了保护环加固与商用版图结构电路对单粒子多瞬态效应的敏感性差异；③研究了逻辑电路的单粒子软错误截面变化受工作电压和测试向量的影响；④研究了不同电路工作电压下逻辑电路的单粒子软错误截面随温度的变化。 本书可供纳米集成电路辐射效应、单粒子效应的科研人员，以及抗辐射集成电路设计的工程师参考阅读。

第1章 绪论
1.1 课题背景和意义
1.2 空间辐射环境
1.3 逻辑电路的辐射效应
1.3.1 单粒子效应和总剂量效应
1.3.2 逻辑电路的单粒子效应
1.4 国内外研究现状
1.4.1 纳米逻辑电路SEU软错误传播规律
1.4.2 版图结构对纳米逻辑电路SET影响
1.4.3 总剂量效应对纳米逻辑电路SEE影响
1.4.4 温度对纳米逻辑电路SEE影响
1.5 本书的目标和研究内容
第2章 纳米逻辑电路SEU软错误传播规律的研究
2.1 本章引论
2.2 逻辑电路SEU传播模型分析和仿真验证
2.2.1 现有的逻辑电路SEU传播模型分析
2.2.2 现有的逻辑电路SEU传播模型仿真验证
2.2.3 改进的逻辑电路SEU传播模型
2.3 改进的逻辑电路SEU传播模型的实验验证
2.3.1 电路设计和实验方法
2.3.2 实验结果和讨论
2.4 改进的逻辑电路SEU传播模型的应用
2.4.1 触发器SEU软错误的加固策略
2.4.2 逻辑电路SEE软错误动态截面评估
2.5 单粒子软错误传播规律的影响因素
2.5.1 电路设计
2.5.2 组合逻辑延迟时间的影响
2.5.3 入射粒子LET的影响
2.5.4 触发器抗SEU性能的影响
2.5.5 逻辑电路单粒子软错误截面的预测
2.6 本章小结
第3章 版图结构对纳米逻辑电路SET影响的研究
3.1 本章引论
3.2 电路设计和实验方法
3.2.1 电路设计
3.2.2 实验方法
3.3 实验结果和讨论
3.3.1 SET脉冲宽度测量精度和测量下限的标定
3.3.2 SET脉冲宽度展宽因子的标定
3.3.3 重离子垂直入射实验结果和分析
3.3.4 重离子斜入射实验结果和分析
3.3.5 激光微束单粒子效应实验结果和分析
3.3.6 对比分析和讨论
3.4 本章小结
第4章 总剂量对纳米逻辑电路SEE影响的研究
4.1 引言
4.2 实验方法
4.3 总剂量致静态漏电流变化
4.4 总剂量对逻辑电路SEU的影响
4.4.1 实验结果
4.4.2 实验结果讨论
4.5 总剂量对逻辑电路SET的影响
4.5.1 实验结果
4.5.2 实验结果讨论
4.6 本章小结
第5章 温度对纳米逻辑电路SEE的影响
5.1 引言
5.2 电路设计和实验方法
5.2.1 电路设计
5.2.2 实验方法
5.3 温度对逻辑电路SEU的影响
5.3.1 实验结果
5.3.2 实验结果讨论
5.4 温度对逻辑电路SET的影响
5.4.1 实验结果
5.4.2 实验结果讨论
5.5 本章小结
第6章 总结与展望
6.1 研究总结
6.2 本书创新点
6.3 需进一步开展的研究
参考文献
在学期间发表的相关学术论文
相关研究成果
致谢