《数字芯核电路版权保护技术与应用》：
Castillo等人提出了在行为级HDL描述中嵌入水印，其本质思想还是利用FPGA的特殊物理结构，在未用查找表和已用查找表的空隙中写入水印数据。主要的硬件开销是要增加水印提取的逻辑，在检测到特定的输入序列后，此逻辑将顺次给出水印的存放地址，并路由水印数据到输出端口。
QU提出的约束水印方案主要分为公开的和秘密的两个部分。公开水印可以公开检测到，并引入一个第三方机构执行芯核认证，而秘密水印则只能被少数授权用户检测到。这解决了水印检测认证困难的问题。
A.K.Jain等人提出一种零开销的FPGA水印方案，在保证路径延时特性不受太大影响的前提下，修改路径时间约束来嵌入水印信息。另外，还出现了一些基于FPGA芯核水印技术，该方法的基本思想是通过不同的用户得到不同的标记信息，然后将这些用户的标记信息通过各种约束方法嵌入到芯核电路中。这些方法的最大优点是可以有效地辅助产权水印的保护，方便IP的侵权跟踪。但在设计时会产生大量的功耗开销和电路路径延时，这样将导致芯核水印嵌入时的资源开销剧增。
从以上的研究成果可知：在芯核约束水印设计方案中，大部分的方案主要是利用FPGA中LUT结构中约束问题的求解来实现水印嵌入的。这些方法尽管能使非法用户难以攻击版权拥有者的水印信息，但可能会在一定程度上对电路的功耗、面积以及延时等性能造成一定的影响。
为了使得芯核水印方法达到电路功能影响最小、电路路径延时最小及安全性能较高的特点，本章采用一种混沌映射序列的方法来进行芯核水印设计。这种方法的主要特点在于设计了一种特殊的LUT水印嵌入结构。该结构可通过混沌映射生成的随机序列来控制水印信息嵌入的空闲LUT地址和待嵌LUT的比特信息数目。实验结果证明，本章的方法将不仅具有额外开销低和性能影响小的优点，而且具有较高的安全性，最终可实现为原始的版权提供更强有力的证明。
3.2混沌理论数学模型
在芯核水印设计过程中，基于SoC技术的芯核可复用技术设计流程为：首先是SoC系统级的设计，根据实际需要确定设计规格以及设计结构，构建系统级模型；然后对设计行为进行描述，进行仿真并生成设计布局版图，最终形成比特流文件下载至目标器件进行验证‘100]。结合系统的设计流程，芯核水印嵌入可以在不同层次进行，从高到低分别为算法级、行为级、结构级和物理级，而水印提取可在水印嵌入的同一层次或较低层次中进行。因此，如何将芯核水印信息随机地隐藏在SoC设计过程中的不同抽象层次中，这才是解决芯核水印安全嵌入的关键所在。为了能够使得水印嵌入过程中的密钥信息具有随机性和可靠性的特点，我们发现混沌映射可以很好地解决这个问题。
混沌映射是在非线性动力系统中出现的确定性的、类似随机的过程，这种过程既非周期又不收敛，并且对初始值有极其敏感的依赖性，基于混沌的保密技术已经涉及网络安全、保密通讯以及芯核版权保护等众多研究领域。对于混沌映射系统在芯核复用技术的版权保护应用中，其产生的混沌序列主要是一种纯伪随机序列，它具有生成形式简单、对初始条件极其敏感的特性，这些特性正好能够满足芯核复用技术中对水印的安全性和随机性的要求。
为了进一步提高芯核水印的安全性能，我们引入了混沌映射理论。本节首先给出相关定义，然后将引出一种新型的芯核水印数学模型。
……
展开
