搜索
高级检索
高级搜索
书       名 :
著       者 :
出  版  社 :
I  S  B  N:
文献来源:
出版时间 :
数字系统设计与VHDL
0.00    
图书来源: 浙江图书馆(由图书馆配书)
  • 配送范围:
    全国(除港澳台地区)
  • ISBN:
    9787121107870
  • 作      者:
    王金明,周顺编著
  • 出 版 社 :
    电子工业出版社
  • 出版日期:
    2010
收藏
编辑推荐
  面向VHDL语言,以可综合的设计为重点,内容包括EDA技术,FPGA/CPLD器件,VHDL数字设计开发技术等,以Quartus II、Synplify Pro为工具.基于Altera的DE2-70平台.大,量经过验证的数字设计实例,紧密联系教学实际,深入浅出,简约实用,可作为相关专业本科生、研究生的教学用书,亦可供电子工程师、设计开发人员阅读参考,提供电子教学课件。
展开
内容介绍
  本书根据EDA课程教学要求,以提高数字设计能力为目的,系统阐述了数字系统开发的相关知识,主要内容包括EDA技术、FPGA/CPLD器件、VHDL硬件描述语言、数字系统的设计优化及应用等。全书以Quartus Ⅱ、Synplify Pro软件为平台,以VHDL 87和VHDL 93语言标准为依据,以可综合的设计为重点,基于Altera的DE2-70平台,通过大量经过验证的数字设计实例,系统阐述了数字系统设计的方法与技术,由浅入深地介绍了VHDL工程开发的知识与技能。
  本书的特点是:着眼于实用,紧密联系教学实际,实例丰富。全书深入浅出,概念清晰,语言流畅。可作为电子、通信、微电子、信息、电路与系统、通信与信息系统以及测控技术与仪器等专业本科生和研究生的教学用书,也可供从事电路设计和系统开发的工程技术人员阅读参考。
  本书配有教学课件,可从华信教育资源网免费下载
展开
精彩书摘
  (3)嵌入式微处理器软核的出现,更大规模的FP/GcPLD器件的不断推出,使得SoPC(System 0n Programmable Chip,可编程芯片系统)步入实用化阶段,在一片FPGA芯片中实现一个完备的系统成为可能。
  (4)用FPGA(Held:Programmle Gate Array,现场可编程门阵列)器件实现完全硬件的DSP(数字信号处理)处理成为可能,用纯数字逻辑进行DSP模块的设计,使得高速DSP实现成为现实,并有力地推动了软件无线电技术的实用化。基于FPGA的DSP技术为高速数字信号处理算法提供了实现途径。
  (5)在设计和仿真两方面支持标准硬件描述语言的EDA软件不断推出,系统级、行为验证级硬件描述语言的出现(如Systemc)使得复杂电子系统的设计和验证更加高效。在一些大型的系统设计中,设计验证工作非常艰巨,这些高效的EDA工具的出现,减轻了开发人员的工作量。
  除了上述的发展趋势,现代EDA技术和EDA工具还呈现出以下一些共同的特点。1)采用硬件描述语言(HDL)进行设计采用硬件描述语言(Hardware Description LaIlguage,HDL)进行电路与系统的描述是当前EDA设计技术的另一个特征。与传统的原理图设计方法相比,HDL语言更适合于描述规模大、功能复杂的数字系统,它能够使设计者在比较抽象的层次上对所设计系统的结构和逻辑功能进行描述。采用HDL语言进行设计的突出优点是:语言的标准化,便于设计的复用、交流、保存和修改;设计与工艺的无关性,宽范围的描述能力,便于组织大规模、模块化的设计。目前最常用的硬件描述语言是VHDL和Vefilog HDL,它们都已成为IEEE标准。2)逻辑综合与优化  目前的EDA工具最高只能接受行为级(BehaviorLevel)或寄存器传输级(Register TraIlspont Level,RTL)描述的HDL文件进行逻辑综合,并进行逻辑优化。为了能更好地支持自顶向下的设计方法,EDA工具需要在更高的层级进行综合和优化,这样可进一步缩短设计周期,提高设计效率, 3)开放性和标准化  现代EDA工具普遍采用标准化和开放性的框架结构,可以接纳其他厂商的EDA工具一起进行设计工作。这样可实现各种EDA工具间的优化组合,并集成在一个易于管理的统一环境之下,实现资源共享,有效提高了设计者的工作效率,有利于大规模、有组织的设计开发工作。4)更完备的库(Librarv)EDA工具要具有更强大的设计能力和更高的设计效率,必须配有丰富的库,比如元器件图形符号库、元器件模型库、工艺参数库、标准单元库、可复用的电路模块库、II)库等。在电路设计的各个阶段,EDA系统需要不同层次、不同种类的元器件模型库的支持。例如,原理图输入时需要原理图符号库、宏模块库,逻辑仿真时需要逻辑单元的功能模型库,模拟电路仿真时需要模拟器件的模型库,版图生成时需要适应不同层次和不同工艺的底层版图库等。各种模型库的规模和功能是衡量EDA工具优劣的一个重要标志。
展开
目录
第1章 EDA技术概述
1.1 EDA技术及其发展
1.2 Top-down设计与IP核复用
1.2.1 Top-down设计
1.2.2 Bottom.up设计
1.2.3 IP复用技术与SoC
1.3 数字设计的流程
1.3.1 设计输入
1.3.2 综合
1.3.3 布局布线
1.3.4 仿真
1.3.5 编程配置
1.4 常用的EDA软件工具
1.5 EDA技术的发展趋势
习题1

第2章 FPGNCPLD器件
2.1 PLD器件概述
2.1.1 PLD器件的发展历程
2.1.2 PLD器件的分类
2.2 PLD的基本原理与结构
2.2.1 PLD器件的基本结构
2.2.2 PLD电路的表示方法
2.3 低密度PLD的原理与结构
2.4 CPLD的原理与结构
2.4.1 宏单元结构
2.4.2 典型CPLD的结构
2.5 FPGA的原理与结构
2.5.1 查找表结构
2.5.2 典型FPGA的结构
2.6 FPGAJCPLD的编程元件
2.7 边界扫描测试技术
2.8 FPGA/CPLD的编程与配置
2.8.1 在系统可编程
2.8.2 CPLD器件的编程
2.8.3 FPGA器件的配置
2.9 FPGA/CPLD器件概述
2.10 FPGA/CPID的发展趋势
习题2

第3章 QoartusII集成开发工具
3.1 QuartusII原理图设计
3.1.1 半加器原理图设计输入
3.1.2 编译与仿真
3.1.3 1位全加器编译与仿真
3.2 QuartusII的优化设置
3.2.1 分析与综合设置
3.2.2 优化布局布线
3.2.3 设计可靠性检查
3.3 QuartusII的时序分析
3.3.1 时序设置与分析
3.3.2 时序逼近
3.4 基于宏功能模块的设计
3.4.1 乘法器模块
3.4.2 除法器模块
3.4.3 计数器模块
3.4.4 常数模块
3.4.5 锁相环模块
3.4.6 存储器模块
3.4.7 其他模块
习题3

第4章 VHDL设计初步
4.1 VHDL简介
4.2 VHDL组合电路设计
4.2.1 用VHDL设计基本组合电路
4.2.2 用VHDL设计加法器
4.3 VHDL时序电路设计
4.3.1 用VHDL设计D触发器
4.3.2 用VHDL设计计数器
4.4 Synplify Pro综合器
4.5 Synplify综合器
习题4

第5章 VHDL结构与要素
5.1 实体
5.1.1 类属参数说明
5.1.2 端口说明
5.2 结构体
5.3 VHDL库和程序包
5.3.1 库
5.3.2 程序包
5.4 配置
5.5 子程序
5.5.1 过程(PROCEDURE)
5.5.2 函数(FUNCTION)
5.6 VHDL文字规则
5.6.1 标识符
5.6.2 数字
5.6.3 字符串
5.1 数据对象
5.7.1 常量
5.7.2 变量
5.7.3 信号
5.7.4 文件
5.8 VHDL数据类型
5.8.1 预定义数据类型
5.8.2 用户自定义数据类型
5.8.3 数据类型的转换
5.9 VHDL运算符
5.9.1 逻辑运算符
5.9.2 关系运算符
5.9.3 算术运算符
5.9.4 并置运算符
5.9.5 运算符重载
习题5

第6章 VHDL基本语句
6.1 顺序语句
6.1.1 赋值语句
6.1.2 IF语句
6.1.3 CASE语句
6.1.4 LOOP语句
6.1.5 NEXL与EXHL语句
6.1.6 WAIT语句
6.1.7 子程序调用语句
6.1.8 断言语句
6.1.9 REPORT语句
6.1.1 0NULL语句
6.2 并行语句
6.2.1 并行信号赋值语句
6.2.2 进程语句
6.2.3 块语句
6.2.4 元件例化语句
6.2.5 生成语句
6.2.6 并行过程调用语句
6.3 属性说明与定义语句
6.3.1 数据类型属性
6.3.2 数组属性
6.3.3 信号属性
习题6

第7章 VHDL设计进阶
7.1 行为描述
7.2 数据流描述
7.3 结构描述
7.3.1 用结构描述设计1位全加器
7.3.2 用结构描述设计4位加法器
7.3.3 用结构描述设计8位加法器
7.4 三态逻辑设计
7.5 RAM存储器设计
7.6 分频器设计
7.6.1 占空比为50%的奇数分频
7.6.2 半整数分频
7.6.3 数控分频器
7.7 数字跑表
7.8 音乐演奏电路
7.8.1 音乐演奏实现的方法
7.8.2 实现与下载
习题7

第8章 有限状态机设计
8.1 有限状态机
8.1.1 有限状态机的描述
8.1.2 枚举数据类型
8.2 有限状态机的描述方式
8.2.1 三进程表述方式
8.2.2 双进程表述方式
8.2.3 单进程表述方式
8.3 状态编码
……

第9章 VHDL数字设计与优化
第10章 VHDL数字电路的仿真
第11章 DSP Builder设计初步
第12章 VHDL通信与接口设计实例
附录A VHDL关键字
附录B VHDL程序包
附录C DE2-系统介绍
附录D DE2系统介绍
附录E 有关术语与缩略语
参考文献
展开
加入书架成功!
收藏图书成功!
我知道了(3)
发表书评
读者登录

请选择您读者所在的图书馆

选择图书馆
浙江图书馆
点击获取验证码
登录
没有读者证?在线办证