信阅平台

编辑推荐

《高速设计技术》特色：从理论和实际应用的角度探讨高速线性集成电路设计的有关问题。内容翔实.图表丰富.突出功能模块设计与应用。既有完整的理论分析.又有具体的实际应用电路，还包括许多应用技巧。

展开

内容介绍

《高速设计技术》内容包括三大部分：第1部分从运算放大器的基本概念和理论出发，重点介绍了运算放大器的原理与设计，以及在各种电子系统中的应用，包括视频应用、RF/IF子系统（乘法器、调制器和混频器）等；第2部分主要介绍了高速采样和高速ADC及其应用、高速DAC及其应用、以及DDS系统与接收机子系统等；第3部分介绍了有关高速硬件设计技术，如仿真、建模、原型、布局、去藕与接地，以及EMI与RFI设计考虑等。 书中内容既有完整的理论分析，又有具体的实际应用电路，还包括许多应用技巧。特别适合电子电路与系统设计工程师、高等院校相关专业师生阅读。

展开

精彩书摘

市场需求推动了高速放大器朝低功耗、低供电电压方向发展。高速双极工艺——例如ADI公司的互补双极性工艺（CB）和高电介质隔离工艺（XFCB），主要都是基于12V的-工艺，其电路设计通常为4-5V的供电电压（甚至更低）。这种设计广泛应用于高速视频、中频／射频信号等很少超过5V的电路中。 随着低供电应用、电池供电通信系统以及其他仪器设备的广泛应用，使得工作在+5V或者+3v甚至更低供电电源条件下的集成电路系统的需求市场迅速增大。也使得“单电源”有了更多含义，有些甚至在市场引起了乱用和混淆。 引起功耗的许多原因都是显而易见的，如风扇没有发挥作用、可靠性问题等，都会导致功率消耗。因此，许多应用选择使用单电源的器件，而不是在于其系统中只使用了一个供电电源。例如，在单电源ADC转换器中，其较低的功耗能力就不是因为它只需要一个供电源，而是在于它是单电源供电系统。 也有许多系统确实工作在单个供电电源条件下，在这种情况下，要保持直流耦合从传感器畅通地流向ADC转换器是比较困难的。实际上，在单供电系统中通常应用交流耦合。因为当提供足够的空间来交换一个任意占空比交流耦合信号时，可能会引起动态范围损失，所以，需要采取措施以防止动态范围损失。 低功率供电系统还有其他一些缺点，例如，因为信号摆动受到限制，所以，高速单电源电路对白噪声干扰更加敏感等。单电源运算放大器和ADC转换器通常使用相同的电源总线给数字电路供电产生合适的滤波及去耦功能。 为了使得单供电电路中的信号摆动最大化，高速运算放大器在输，A.／输出率尽可能地利用供电范围。理想情况下，真正轨到轨输入运算放大器具有输入共模范围，包括两个电源轨。这就产生了一些有趣的权衡方法和运算放大器电路设计的折中方案。

展开

第1章高速运算放大器1 1.1 概述1 1.2 电压反馈运算放大器2 1.2.1 基于互补双极型工艺设计的电压反馈型运放6 1.2.2 基于“点播电流”的新型电压反馈型运放8 1.3 电流反馈运算放大器9 1.4 运放反馈电容的作用14 1.5 高速电流-电压转换器及反相输入电容的影响18 1.6 电压反馈型运放与电流反馈型运放的噪声比较21 1.7 高速运放的直流特性25 1.8 高速运放的供电电源抑制比（PSRR）特性26 参考文献27 第2章高速运算放大器的应用28 2.1 宽带CFB运放中的最大带宽平坦度反馈网络优化28 2.2 驱动容性负载30 2.3 电缆驱动和接收器36 2.4 高性能视频线缆驱动器40 2.5 差分线缆驱动器和接收器40 2.6 高速钳位放大器48 2.7 单电源供电和轨到轨型结构53 2.7.1 单电源运放的应用57 2.8 带禁用功能的高速视频复用65 2.9 使用了电流反馈运放AD813的视频可编程增益放大器67 2.10 视频复用和交叉开关68 2.11 高功率线缆驱动和ADSL72 2.12 高速光电二极管前置放大器73 2.12.1 频率响应和稳定性分析75 2.12.2 运算放大器的选择76 2.12.3 光电二极管前置放大器的噪声分析78 参考文献79 第3章射频/中频（RF/IF）子系统81 3.1 动态范围压缩81 3.2 自动增益控制（AGC）与电压控制放大器（VCA）82 3.3 电压控制放大器（VCA）83 3.4 一个80dB的线性RMS测量系统87 3.5 对数放大器93 3.6 接收机概述102 3.7 乘法器、调制器和混频器103 3.7.1 使用理想模拟乘法器的混频器105 3.7.2 镜像响应107 3.7.3 理想混频器107 3.7.4 二极管环型混频器109 3.7.5 FET混频器110 3.7.6 典型的有源混频器111 3.7.7 有源混频器的基本原理112 3.7.8 AD831 500MHz低失真有源混频器112 3.7.9 噪声系数（Noise Figure）113 3.7.10 互调失真114 3.7.11 1dB压缩点和三阶交截点115 3.7.12 混频器小结116 3.8 接收机子系统117 参考文献121 第4章高速采样与高速ADC123 4.1 引言123 4.2 高速采样基础124 4.3 基带抗混叠滤波器125 4.4 欠采样（谐波采样，带通采样，IF采样，直接IF到数字转换）127 4.5 抗混叠滤波器在欠采样中的应用128 4.6 理想N位ADC的失真和噪声130 4.7 实际ADC的失真和噪声133 4.7.1 等效输入参考噪声（热噪声）134 4.7.2 积分非线性和差分非线性135 4.7.3 谐波失真，最大失真，总的谐波失真（THD），总的谐波失真+噪声（THD + N）136 4.7.4 信号噪声与失真比（SINAD），信噪比（SNR）和有效位数（ENOB）137 4.7.5 模拟带宽138 4.7.6 无杂散动态范围（SFDR）139 4.7.7 双频互调失真（IMD）140 4.7.8 噪声功率比（NPR）141 4.7.9 孔径抖动和孔径延迟144 4.8 高速ADC结构146 4.8.1 连续逼近型ADC146 4.8.2 Flash 转换器147 4.8.3 分段（流水线）ADC150 4.8.4 每级一比特（串行或波纹）ADC154 参考文献158 第5章高速ADC应用161 5.1 驱动低失真和宽动态范围ADC的输入161 5.1.1 开关电容输入ADC162 5.1.2 驱动双极输入ADC167 5.2 高速ADC在CCD图像中的应用171 5.3 高速ADC在数字接收机中的应用173 5.3.1 引言173 5.3.2 在基带进行数字处理的接收机174 5.3.3 窄带IF采样数字接收机176 5.3.4 宽带中频采样数字接收机180 5.3.5 直接IF到数字设计考虑185 5.3.6 高速ADC使用Dither信号获得宽的动态范围187 5.3.7 高速ADC在数字通信系统和直接广播卫星（DBS）机顶盒中的应用191 参考文献194 第6章高速DAC与DDS系统196 6.1 引言196 6.2 DDS系统的混叠199 6.3 125MSPS DDS系统（AD9850）200 6.4 DDS系统作为ADC的时钟驱动201 6.5 DDS系统中的幅度调制201 6.6 AD9830/9831 DDS系统202 6.7 DDS系统的无杂散动态范围203 6.8 高速低失真DAC结构206 6.9 使用采样保持抗尖峰改善SFDR209 6.10 高速内插 DAC211 6.11 使用DDS的QPSK信号发生器（AD9853）213 参考文献214 第7章高速硬件设计技术215 7.1 模拟电路仿真215 7.1.1 ADSpice 模型216 7.1.2 ADSpice 模型的其他特性219 7.2 原型技术220 7.3 评估板224 仿真、原型与评估板参考文献229 7.4 高速系统的接地技术230 7.5 电源降噪与滤波234 降噪与滤波参考文献241 7.6 电源稳压/调理242 7.6.1 低压差型参考源243 电源稳压/调理参考文献248 7.7 热管理248 7.7.1 热学基础249 7.7.2 计算不同器件的功率252 7.7.3 空气流量控制254 热管理参考文献256 7.8 EMI/RFI 设计考虑257 7.8.1 EMI规范基础257 7.8.2 解决EMI/RFI问题的诊断架构259 7.8.3 无源器件：应对EMI的法宝261 7.8.4 无线电频率干扰262 7.8.5 电源线扰动的解决方案264 7.8.6 用于EMI保护的印刷电路板设计266 EMI/RFI参考文献269 7.9 屏蔽的概念270 电缆屏蔽参考文献278

展开