《轻松成为设计高手：Verilog HDL实用精解》主要分为3部分：第1～3章描述了Verilog HDL语言的基本概念、设计流程、语法与建模方式；第4～6章讨论如何合理使用Verilog HDL描述高性能的可综合电路；第7、8章重点描述了如何编写测试激励以及Verilog的仿真原理。另外，第9章对Verilog HDL语言的发展趋势做了展望。
    本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体学等理工专业的教材，也可作为FPGA／CPLD逻辑设计工程师、IC工程师、硬件电路设计工程师的实用工具书。

第1章 HDL设计方法简介
1.1 设计方法的变迁
1.2 Verilog语言的特点
1.2.1 Verilog的由来
1.2.2 HDL与原理图
1.2.3 Verilog和VHDL
1.2.4 Verilog和C
1.3 HDL设计与验证流程
1.4 问题与思考

第2章 Verilog语言基础
2.1 Top-Down和Bottom-Up
2.2 从一个实例开始
2.2.1 实例
2.2.2 3种描述方法
2.3 基本词法
2.4 模块和端口
2.5 编译指令
2.6 逻辑值与常量
2.6.1 逻辑值
2.6.2 常量
2.7 变量类型
2.7.1 线网类型
2.7.2 寄存器类型
2.7.3 变量的物理含义
2.7.4 驱动和赋值
2.8 参数
2.9 Verilog中的并发与顺序
2.10 操作数、操作符和表达式
2.10.1 操作符
2.10.2 二进制数值
2.10.3 操作数
2.11 系统任务和系统函数
2.11.1 显示任务
2.11.2 文件输入／输出任务
2.11.3 其他系统任务和函数
2.12 小结
2.13 问题与思考

第3章 描述方式和设计层次
3.1 描述方式
3.2 数据流描述
3.2.1 数据流
3.2.2 连续赋值语句
3.2.3 延 时
3.2.4 多驱动源线网
3.3 行为描述
3.3.1 行为描述的语句格式
3.3.2 过程赋值语句
3.3.3 语句组
3.3.4 高级编程语句
3.4 结构化描述
3.4.1 实例化模块的方法
3.4.2 参数化模块
3.5 设计层次
3.5.1 系统级和行为级
3.5.2 RTL级
3.5.3 门级
3.5.4 晶体管级
3.5.5 混合描述
3.6 CRC计算与校验电路实例
3.6.1 CRC10校验，行为级
3.6.2 CRC10计算电路，RTL级
3.7 小结
3.8 问题与思考

第4章 RTL概念与常用RTL建模
4.1 RTL和综合的概念
4.2 RTL级的基本要素和设计步骤
4.3 常用RTL级建模
……
第5章 RTL设计与编码指导
第6章 如何写好状态机
第7章 逻辑验证与testbench编写
第8章 Verilog语义和仿真原理
第9章 设计与验证语言发展趋势
参考文献