第1章 微处理器:8086/8088——体系结构、引脚图和时序图
1.4 物理存储器组织
在8086系统中,1MB大小的存储空间从物理上被分成两个存储体,每个存储体为512KB,可以并行地被微处理器访问。奇地址字节通过数据总线的D7-D0传输,而偶地址字节通过数据总线的Dl5-D8传输。处理器提供了两个使能引脚,BHE和A0,通过这两个使能引脚来确定总线上传输数据的类型,是单纯地传输奇地址数据、偶地址数据还是两者一起。指令流是通过字形式从存储器获得的,然后根据需要在微处理器内部进行字节选择。换句话说,微处理器通过字形式访存时得到的数据类型组合可能是:
(1)两个字节都是操作数。
(2)两个字节都是操作码。
(3)一个操作码,一个操作数。
所有这些可能性都在译码电路中被检测以区分访存得到的数据是操作数还是操作码。译码电路根据操作码产生控制和时序单元的输入信号,然后由时序单元产生指令执行过程所需的所有信号。
当进行字数据访问时,BIU需要一个或者两个访存周期,这取决于访存单元的始地址是奇数还是偶数。在始地址是偶数的情况下,访存的速度较快,读写访存周期都为一个周期。假如始地址为奇数,那么微处理器需要首先读写字数据的低字节,然后读写高字节,因此需要两个访存周期。在进行堆栈初始化时,应该注意保证堆栈的栈底地址为偶数以加快堆栈操作。
展开