本书讲解了SystemVerilog语言的工作原理，介绍了类、随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方面提供了很多引导性的建议。本书借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择*优的方法达到尽可能高的覆盖率。而且，重点演示了如何使用面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的接口技术。
　　本书可供具有一定Vetilog编程基础的电路工程技术人员使用，也可作为高等院校电子类、自动化类、计算机类的学生参考书。

　　第1章　验证导论
　　“有些人相信，我们缺乏能够描述这个完美世界的编程语言……”
　　——《黑客帝国》，1999
　　设想一下，你被委任去为别人建一幢房子。你该从哪里开始呢？是不是一开始就考虑如何选择门窗、涂料和地毯的颜色，或者浴室的用料？当然不是！首先你必须考虑房的主人将如何使用房子内部的空间，这样才能确定应该建造什么类型的房子。你应该考虑的问题是他们是喜欢烹饪并且需要一个高端的厨房，还是喜欢在家里边看电影边吃外卖比萨？他们是需要一间书房或者额外的卧室，还是受预算所限要求更简朴一些？
　　在开始学习有关SystemVerilog语言的细节之前，你需要理解如何制订计划来验证你的设计，以及这个验证计划对测试平台结构的影响。如同所有房子都有厨房、卧室和浴室一样，所有测试平台也都需要共享一些用于产生激励和检验激励响应的结构。本章将就测试平台的构建和设计给出一些引导性的建议和编码风格方面的参考，以满足个性化的需要。这些技术使用了Bergeron等人2006年所著《SystemVerilog验证方法学》书中的一些概念，但不包括基本类。
　　作为一个验证工程师，你能学到的最重要的原则是“程序漏洞利大于弊”。不要因为害羞而不敢去找下一个漏洞，每次找到漏洞都应该果断报警并记录下来。整个项目的验证团队假定设计中存在漏洞，所以在流片之前每发现一个漏洞就意味着最终到客户手里少一个漏洞。你应该尽可能细致深入地去检验设计，并提取出所有可能的漏洞，尽管这些漏洞可能很容易修复。不要让设计者拿走了所有的荣誉——没有你的耐心细致、花样翻新的验证，设计有可能无法正常工作！

第1章 验证导论
1．1 验证流程
1．1．1 不同层次上的测试
1．1．2 验证计划
1．2 验证方法学
1．3 基本测试平台的功能
1．4 定向测试
1．5 方法学基础
1．6 受约束的随机激励
1．7 你的随机化对象是什么
1．7．1 设备和环境配置
1．7．2 输入数据
1．7．3 协议异常、错误和违例
1．7．4 时延和同步
1．7．5 并行的随机测试
1．8 功能覆盖率
1．8．1 从功能覆盖率到激励的反馈
1．9 测试平台的构件
1．10 分层的测试平台
1．10．1 不分层的测试平台
1．10．2 信号和命令层
1．10．3 功能层
1．10．4 场景层
1．10．5 测试的层次和功能覆盖率
1．11 建立一个分层的测试平台
1．11．1 创建一个简单的驱动器
1．12 仿真环境的阶段
1．13 最大限度的代码重用
1．14 测试平台的性能
1．15 结束语

第2章 数据类型
2．1 内建数据类型
2．1．1 逻辑(logic)类型
2．1．2 双状态数据类型
2．2 定宽数组
2．2．1 定宽数组的声明和初始化
2．2．2 常量数组
2．2．3 基本的数组操作——for和foreach
2．2．4 基本的数组操作——复制和比较
2．2．5 同时使用位下标和数组下标
2．2．6 合并数组
2．2．7 合并数组的例子
2．2．8 合并数组和非合并数组的选择
2．3 动态数组
2．4 队列
2．5 关联数组
2．6 链表
2．7 数组的方法
2．7．1 数组缩减方法
2．7．2 数组定位方法
2．7．3 数组的排序
2．7．4 使用数组定位方法建立记分板
2．8 选择存储类型
2．8．1 灵活性
2．8．2 存储器用量
2．8．3 速度
2．8．4 排序
2．8．5 选择最优的数据结构
2．9 使用typedef创建新的类型
2．10 创建用户自定义结构
2．10．1 使用struct创建新类型
2．10．2 对结构进行初始化
2．10．3 创建可容纳不同类型的联合
2．10．4 合并结构
2．10．5 在合并结构和非合并结构之间进行选择
2．11 类型转换
2．11．1 静态转换
2．11．2 动态转换
2．11．3 流操作符
2．12 枚举类型
2．12．1 定义枚举值
2．12．2 枚举类型的子程序
2．12．3 枚举类型的转换
2．13 常量
2．14 字符串
2．15 表达式的位宽
2．16 结束语

第3章 过程语句和子程序
3．1 过程语句
3．2 任务、函数以及void函数
3．3 任务和函数概述
3．3．1 在子程序中去掉begin．．．end
3．4 子程序参数
3．4．1 c语言风格的子程序参数
3．4．2 参数的方向
3．4．3 高级的参数类型
3．4．4 参数的缺省值
3．4．5 采用名字进行参数传递
3．4．6 常见的代码错误
3．5 子程序的返回
3．5．1 返回(return)语句
3．5．2 从函数中返回一个数组
3．6 局部数据存储
3．6．1 自动存储
3．6．2 变量的初始化
3．7 时间值
3．7．1 时间单位和精度
3．7．2 时间参数
3．7．3 时间和变量
3．7．4 $time与$realtime的对比
3．8 结束语

第4章 连接设计和测试平台
4．1 将测试平台和设计分开
4．1．1 测试平台和DUT之间的通信
4．1．2 与端口的通信
4．2 接口
4．2．1 使用接口来简化连接
4．2．2 连接接口和端口
4．2．3 使用modport将接口中的信号分组
4．2．4 在总线设计中使用modport
4．2．5 创建接口监视模块
4．2．6 接口的优缺点
4．2．7 更多侧子和信息
4．3 激励时序
4．3．1 使用时钟块控制同步信号的时序
4．3．2 接口中的logic和wire对比
4．3．3 Verilog的时序问题
4．3．4 测试平台一设计间的竞争状态
4．4．4 程序块(ProgramBlock)和时序区域(TImingRegion)
4．3．6 仿真的结束
4．3．7 指定设计和测试平台之间的延时
4．4 接口的驱动和采样
4．4．1 接口同步
4．4．2 接口信号采样
4．4．3 接口信号驱动
4．4．4 通过时钟块驱动接口信号
4．4．5 接口中的双向信号
4．4．6 为什么在程序4．4．7 时钟发生器
4．5 将这些模块都连接起来
4．5．1 端口列表中的接口必须连接
4．6 顶层作用域
4．7 程序——模块交互
4．8 SystemVerilog断言
4．8．1 立即断言(ImmediateAssertion)
4．8．2 定制断言行为
4．8．3 并发断言
4．8．4 断言的进一步探讨
4．9 四端口的ATM路由器
4．9．1 使用端口的ATM路由器
4．9．2 使用端口的ATM顶层网单
4．9．3 使用接口简化连接
4．9．4 ATM接口
4．9．5 使用接口的ATM路由器模型
4．9．6 使用接口的ATM顶层网单
……
第5章 面向对象编程基础
第6章 随机化
第7章 线程以及线程间的通信
第8章 面向对象编程的高级技巧指南
第9章 功能覆盖率
第10章 高级接口
第11章 完整的System Verilog测试平台
第12章 System Verilog与C语言的接口