《FPGA\CPLD设计工具：Xilinx ISE使用详解(附光盘)》以FPGA/CPLD设计流程为主线，阐述了如何合理地利用ISE设计平台集成的各种设计工具，高效地完成FPGA/CPLD的设计方法与技巧。全书在介绍FPGA/CPLD概念和设计流程的基础上，依次论述了工程管理与设计输入、仿真、综合、约束、实现与布局布线、配置调试等主要设计步骤在ISE集成环境中的实现方法与技巧。
　　《FPGA\CPLD设计工具：Xilinx ISE使用详解(附光盘)》立足于工程实践，结合作者多年工作经验，选用大量典型实例，并配有一定数量的练习题。《FPGA\CPLD设计工具：Xilinx ISE使用详解(附光盘)》配套光盘收录了所有实例的完整工程目录、源代码、详细操作步骤和使用说明，利于读者边学边练，提高实际应用能力。
　　《FPGA\CPLD设计工具：Xilinx ISE使用详解(附光盘)》可作为高等院校通信工程、电子工程、计算机、微电子与半导体学等专业的教材，也可作为硬件工程师和IC工程师的实用工具书。

第1章　ISE系统简介
1.1　FPGA/CPLD简介
1.1.1　FPGA/CPLD的基本原理
1.1.2　FPGA和CPLD的特点
1.2　FPGA/CPLD的设计流程
1.3　ISE系列产品的特点
1.3.1　特点综述
1.3.2　ISE的新增特性
1.4　ISE  ６.x支持的器件
1.5 ISE的4个软件系列
1.6 ISE的系统配置与安装
1.6.1 推荐的系统配置
1.6.2 ISE的安装
1.7 ISE中集成工具及其基本功能
1.8 常用专有名词解释
1.9 小结
1.10 问题与思考

第2章 工程管理器与设计输入工具
2.1 ISE工程管理器——project navigator
2.1.1 project navigator概述
2.1.2 project navigator的用户界面
2.1.3 使用 project navigator创建并管理工程
2.2 HDL语言的输入工具——StateVAD
2.2.1 HDL editor综述
2.2.2 源代码输入的好助手——Language templates
2.3 状态机输入工具——stateCAD
2.3.1 stateCAD综述
2.3.2 stateCAD的用户界而
2.3.3 使用 stateCAD设计状态机
2.4 原理图输入工具——ECS
2.4.1 ECS综述
2.4.2 ECS的用户界面
2.4.3 使用ECS完成原理图输入设计
2.4.4 使用ECS进行混合设计的方法
2.5 IP核生成工具——CORE Generator
2.5.1 CORE Generator综述
2.5.2 CORE Generator的用户界面
2.5.3 使用 CORE Generator生成IP核的方法与技巧
……
第3章 仿真工具
第4章 ISE中集成的综合工具
第5章 约束
第6章 辅助设计工具
第7章 XPower、impact 和Chipscope pro
第8章 模块化与增量式设计方法
第9章 融合贯通——“运动计时表”设计
第10章 ISE实战——I2C接口设计