第1章 可编程逻辑器件1.1 可编程逻辑器件概述1.2 低密度PLD1.3 高密度PLD1.3.1 XC9500在系统可编程逻辑器件系列1.3.2 Spartan可编程逻辑器件系列1.3.3 Spartan-II可编程逻辑器件系列结构1.4 CPLD和FPGA1.5 基于可编程逻辑器件的数字系统的设计流程1.6 可编程逻辑器件的发展趋势第2章 VHDL语言2.1 VHDL的基本结构2.2 VHDL结构体的子结构2.2.1 块（BLOCK）语句2.2.2 进程（PROCESS）语句2.2.3 子程序（SUBPROGRAMS）语句2.2.4 库、程序包和配置2.3 标示符、数据对象、数据类型、属性和保留关键字2.3.1 标示符（Identifiers）2.3.2 数据对象（Data Objects）2.3.3 数据类型（Data Types）和属性2.3.4 保留关键字2.4 VHDL的运算操作符2.5 VHDL的顺序描述语句2.6 VHDL的并发描述语句2.7 基本逻辑单元描述实例2.8 测试程序的设计第3章 Verilog-HDL语言3.1 模块的结构3.2 数据类型3.2.1 常量的数据类型3.2.2 变量的常用数据类型3.3 运算符和表达式3.4 语句3.4.1 赋值语句3.4.2 条件语句3.4.3 循环语句3.4.4 结构说明语句3.4.5 块语句3.4.6 语句的顺序执行和并行执行3.4.7 编译预处理3.5 基本逻辑单元描述实例3.6 测试程序的设计第4章 ISE 5.1 i开发系统4.1 设计流程4.2 工程管理用户界面4.3 VHDL的输入方法4.3.1 创建一个新的工程项目4.3.2 输入VHDL程序4.3.3 利用语言参考模板编写程序4.3.4 语法检查4.3.5 逻辑功能仿真4.3.6 综合4.3.7 添加芯片管脚约束文件4.3.8 设计的实现4.3.9 配置FPGA4.4 基于电路原理图输入的设计方法4.4.1 创建一个新的工程项目4.4.2 输入电路原理图4.5 状态转换图描述状态机4.6 硬件描述语言和电路原理图混合输入方式4.6.1 输入模块count4的VHDL程序和生成的电路符号4.6.2 使用ECS工具设计顶层电路的原理图4.6.3 设计的实现第5章 设计实例5.1 实验开发板原理5.1.1 实验开发板原理5.1 ，2 XC2S15-5VQ100C的管脚连接5.1.3 编程接口5.2 设计实例5.2.1 汉字显示5.2.2 数字频率计5.2.3 交通信号灯控制器5.2.4 电子数字钟5.2.5 计时器5.2.6 电子密码锁5.2.7 数字电压表附录A 实验开发板电路原理图A.1 实验开发板电路原理图之一A.2 实验开发板电路原理图之二A.3 实验开发板电路原理图之三A.4 实验开发板电路原理图之四附录B VHDL标准程序包B.1 STD_LOGIC_1164B.2 STD_LOGIC_ARITHB.3 STD_LOGIC_UNSIGNEDB.4 STD_LOGIC_SIGNED附录C 缩写词汇附录D 参考网址参考文献
展开
