《VHDL数字电路及系统设计》主要讲述硬件描述语言VHDL以及其在数字电路设计中建模和仿真。内容包括VHDL基础语法、行为模型的描述、数字电路的VHDL建模、VHDL硬件描述的仿真、综合和仿真工具软件等。全书以丰富的数字电路设计实例贯穿所有的知识点，相信读者可以快速掌使用VHDL进行数字电路的描述以及数学IC的设计。
    《VHDL数字电路及系统设计》主要面向从事数字IC设计、FPGA/CPLD以及ASIC设计的工程师和研究人员，非常适合使用VHDL进行数字电路设计的设计人员学习参考，也适合高校师生学习参考，是一本全面而实用的VHDL数字电路及系统设计的学习教程。

前言
第1章  VHDL程序设计概述
1.1  VHDL概况
1.2  VHDL设计流
1.3  VHDL综合工具
1.4  CPLD和FPGA概述
1.5  从VHDL代码到CPLD/FPGA

第2章  VHDL语法基础
2.1  VHDL描述结构
2.2  结构体的描述
2.3  进程
2.4  VHDL数据对象
2.5  数据类型
2.6  数据类型转换
2.7  VHDL操作符
2.8  VHDL预定义属性
2.9  GENERIC参数传递
2.10  VHDL设计实例

第3章  VHDL的描述方法
3.1  并行的VHDL代码
3.2  顺序VHDL代码
3.3  电路设计实例

第4章  VHDL子程序和元件例化
4.1  程序包
4.2  层次化建模和元件例化
4.3  函数和过程
4.4  元件配置和子程序应用实例

第5章  有限状态机
5.1  有限状态机概述
5.2  有限状态机的建模
5.3  状态编码
5.4  有限状态机的设计实例

第6章  VHDL仿真
第7章  VHDL综合
第8章  综合和仿真工具
第9章  VHDL数字电路设计
附录
参考文献