搜索
高级检索
高级搜索
书       名 :
著       者 :
出  版  社 :
I  S  B  N:
文献来源:
出版时间 :
芯片接口库 I/O Library和ESD 电路的研发设计应用
0.00     定价 ¥ 69.00
图书来源: 浙江图书馆(由JD配书)
此书还可采购25本,持证读者免费借回家
  • 配送范围:
    浙江省内
  • ISBN:
    9787115487063
  • 作      者:
    王国立
  • 出 版 社 :
    人民邮电出版社
  • 出版日期:
    2018-10-01
收藏
编辑推荐
1.本书着重于理论和实践相结合,提供大量实际工程范例。I/O Library 在芯片设计的整个过程从工艺到封装贯穿始终。
2.本书能够使工程师了解I/O Library的内部情况,从而促进I/O Library和其他设计流程环节的良好互联。
3.本书适合中英文不同程度水平的读者,本书将许多关键的专业词汇同时列举中英文,因此也兼具翻译词典的作用。
展开
作者简介
王国立,1999年获得北京邮电大学信息工程专业硕士学位。其后先后在中国华为、德国柏林GMD FOKUS、美国微芯 (Microchip)等公司从事通信电子和半导体芯片的工作。 在半导体领域,作者亲身从事过形形色色的半导体芯片工程项目的设计开发,使用过许多半导体制造工艺。
展开
内容介绍
本书理论和实践相结合,首先概略介绍了I/O Library,包括I/O Library在芯片设计中的功能、设计流程等;接着介绍了I/O电路中的ESD现象、ESD的测试方法和多种ESD保护功能模块的设计;然后着重讲解闩锁现象、GPIO的功能电路以及高速I/O电路的电路补偿方法等;最后展望了I/O Library的未来发展。
展开
目录
第 1 章 I/O Library 介绍 ……………………………………………………………… 1
1.1 I/O Library 的特征 …………………………………………………………… 1
1.2 I/O Library 的设计流程 ……………………………………………………… 4
1.3 研究工艺的特点 ……………………………………………………………… 5
1.4 设计测试芯片 ………………………………………………………………… 6
1.5 ESD 测试模块 ………………………………………………………………… 7
第 2 章 ESD——I/O Library 的第 一道墙 ………………………………………… 11
2.1 ESD 现象 ……………………………………………………………………… 11
2.2 半导体芯片中的ESD 失败现象 ……………………………………………… 12
2.3 电路可靠性——ESD 测试模型 ……………………………………………… 16
2.4 ESD 标准测试模型的测试组合 ……………………………………………… 25
2.5 ESD 标准测试模型的测试误差 ……………………………………………… 28
2.6 输入/ 输出管脚ESD 器件的设计和布局 …………………………………… 29
参考文献……………………………………………………………………………… 75
第3 章 闩锁和保护环 ………………………………………………………………… 77
3.1 闩锁的机理 …………………………………………………………………… 77
3.2 防止闩锁的方法 ……………………………………………………………… 79
3.3 Latch-up 的测试方法 ………………………………………………………… 88
参考文献……………………………………………………………………………… 94
第4 章 I/O 电路设计 ………………………………………………………………… 95
4.1 通用型I/O 数据规范和设计 ………………………………………………… 95
4.2 传输线现象 …………………………………………………………………… 96
4.3 GPIO 的输出模块 ……………………………………………………………… 100
4.4 GPIO 的输入模块 ……………………………………………………………… 114
4.5 模拟输入信号 ………………………………………………………………… 117
目 录
芯片接口库I/O Library 和ESD 电路的研发设计应用
4.6 混合电压输入/ 输出电路 …………………………………………………… 120
4.7 高压容忍电路中的输入/ 输出电路 ………………………………………… 125
4.8 输出电路的布局 ……………………………………………………………… 128
4.9 I/O 的电源线分布 ……………………………………………………………… 132
4.10 Bond PAD 的位置和布局 …………………………………………………… 134
4.11 内核面积决定化和PAD 面积决定化 ……………………………………… 136
参考文献……………………………………………………………………………… 139
第5 章 高速I/O 电路 ………………………………………………………………… 141
5.1 电路补偿 ……………………………………………………………………… 141
5.2 DDR …………………………………………………………………………… 146
5.3 LVDS …………………………………………………………………………… 150
参考文献……………………………………………………………………………… 154
第6 章 I/O Library 的模型…………………………………………………………… 155
6.1 综合模型 ……………………………………………………………………… 155
6.2 行为模型 ……………………………………………………………………… 169
6.3 IBIS 模型 ……………………………………………………………………… 171
参考文献……………………………………………………………………………… 181
结束语 …………………………………………………………………………………… 183
展开
加入书架成功!
收藏图书成功!
我知道了(3)
发表书评
读者登录

请选择您读者所在的图书馆

选择图书馆
浙江图书馆
点击获取验证码
登录
没有读者证?在线办证