本书探讨了FPGA设计实践过程中最可能遇到的深层次问题，并提供了经验指导。作者把多年推广到诸多公司和工程师团队的经验以及由专门的开发标准和应用要点汇集的许多知识进行浓缩，用来完善工程师的专业知识，帮助他们成为高级FPGA设计者。同时，本书能够帮助读者弥补工业实践经验的不足，免去读者学习的困难。 本书涵盖了FPGA设计的多个层面，包括架构设计、具体实现方法以及性能优化策略，之后讲解了跨时钟设计、仿真进阶以及综合布局时序的一些处理，同时通过设计实例进行深入分析，旨在为读者提供全面而深入的FPGA设计知识。读者不仅能掌握FPGA设计的基本原理和技术细节，还能学会如何应对实际工程挑战，提升设计效率和性能。 本书适合希望在FPGA领域有所作为的专业人士阅读和参考。

译者序
原书前言
原书致谢
本书内容导图
第1章 速度架构设计
1.1 高吞吐量
1.2 低延迟
1.3 时序
1.3.1 添加寄存器层
1.3.2 并行结构
1.3.3 逻辑结构扁平化
1.3.4 寄存器平衡
1.3.5 路径重新排序
1.4 要点总结
第2章 面积架构设计
2.1 流水线折叠
2.2 基于控制的逻辑重用
2.3 资源共享
2.4 复位对面积的影响
2.4.1 没有复位的资源
2.4.2 没有置位的资源
2.4.3 没有异步复位的资源
2.4.4 复位RAM
2.4.5 使用触发器置位/复位引脚
2.5 要点总结
第3章 功耗架构设计
3.1 时钟控制
3.1.1 时钟偏移
3.1.2 管理偏移
3.2 输入控制
3.3 降低供电电压
3.4 双沿触发器
3.5 修改端接配置
3.6 要点总结
第4章 设计示例：高级加密标准
4.1 AES架构
4.1.1 字节替换模块的一级流水线
4.1.2 行移位模块的零级流水线
4.1.3 列混淆模块的两级流水线
4.1.4 加轮密钥模块的一级流水线
4.1.5 紧凑型架构
4.1.6 部分流水线架构
4.1.7 全流水线架构
4.2 性能与面积
4.3 其他优化
第5章 高级设计
5.1 抽象设计技术
5.2 图形状态机
5.3 DSP设计
5.4 软/硬件协同设计
5.5 要点总结
第6章 时钟域
6.1 跨时钟域
6.1.1 亚稳态
6.1.2 解决方案1：相位控制
6.1.3 解决方案2：两级触发器同步
6.1.4 解决方案3：FIFO结构
6.1.5 分离同步模块
6.2 ASIC原型中的门控时钟
6.2.1 时钟模块
6.2.2 移除门控
6.3 要点总结
第7章 设计示例：I2S和SPDIF
7.1 I2S
7.1.1 协议
7.1.2 硬件架构
7.1.3 分析
7.2 SPDIF
7.2.1 协议
7.2.2 硬件架构
7.2.3 分析
第8章 实现数学函数
8.1 硬件除法
8.1.1 乘移法
8.1.2 迭代除法
8.1.3 Goldschmidt方法
8.2 Taylor和Maclaurin级数展开
8.3 CORDIC算法
8.4 要点总结
第9章 设计示例：浮点单元
9.1 浮点格式
9.2 流水线架构
9.2.1 Verilog实现
9.2.2 资源和性能
第10章 复位电路
10.1 异步复位与同步复位
10.1.1 完全异步复位的问题
10.1.2 完全同步复位
10.1.3 异步置位，同步撤销
10.2 混合复位类型
10.2.1 不可复位的触发器
10.2.2 内部生成的复位
10.3 多时钟域
10.4 要点总结
第11章 高级仿真
11.1 测试平台架构
11.1.1 测试平台组件
11.1.2 测试平台流程
11.2 系统激励
11.2.1 MATLAB
11.2.2 总线功能模型
11.3 代码覆盖率
11.4 门级仿真
11.5 翻转覆盖率
11.6 运行时陷阱
11.6.1 时间精度
11.6.2 毛刺抑制
11.6.3 组合延迟建模
11.7 要点总结
第12章 面向综合的编码
12.1 决策树
12.1.1 优先级与并行性
12.1.2 完整条件
12.1.3 多个控制分支
12.2 陷阱
12.2.1 阻塞与非阻塞
12.2.2 for循环
12.2.3 组合逻辑环
12.2.4 推断锁存器
12.3 设计组织
12.3.1 分区
12.3.2 参数化
12.4 要点总结
第13章 设计示例：安全哈希算法
13.1 SHA-1架构
13.2 实现结果
第14章 综合优化
14.1 速度与面积的权衡
14.2 资源共享
14.3 流水线操作、重定时和寄存器平衡
14.3.1 复位对寄存器平衡的影响
14.3.2 重新同步寄存器
14.4 FSM编译
14.4.1 移除不可达状态
14.5 黑盒
14.6 物理综合
14.6.1 前向注释与后向注释
14.6.2 基于图的物理综合
14.7 要点总结
第15章 布图规划
15.1 设计分区
15.2 关键路径布图规划
15.3 布图规划风险
15.4 最佳布图规划
15.4.1 数据路径
15.4.2 高扇出
15.4.3 器件结构
15.4.4 可重用性
15.5 降低功耗
15.6 要点总结
第16章 布局和布线优化
16.1 最优约束
16.2 布局和布线之间的关系
16.3 逻辑复制
16.4 跨层次优化
16.5 I/O寄存器
16.6 打包因子
16.7 映射逻辑到RAM
16.8 寄存器排序
16.9 布局种子
16.10 引导式布局和布线
16.11 要点总结
第17章 设计示例：微处理器
17.1 SRC架构
17.2 综合优化
17.2.1 速度与面积
17.2.2 流水线
17.2.3 物理综合
17.3 布图规划优化
17.3.1 分区式布图规划
17.3.2 关键路径布图规划：示例1
17.3.3 关键路径布图规划：示例2
第18章 静态时序分析
18.1 标准分析
18.2 锁存器
18.3 异步电路
18.3.1 组合逻辑反馈
18.4 要点总结
第19章 PCB问题
19.1 电源
19.1.1 电源要求
19.