本书几乎涵盖使用SystemVerilog在RTL层面对ASIC和FPGA进行建模的所有方面，旨在为数字IC设计工程师提供全面的学习与参考资料。 本书基于SystemVerilog-2017标准，首先阐述SystemVerilog与传统Verilog的区别，以及其在仿真和综合中的作用，并对RTL和门级建模等抽象级别进行定义；接着深入探讨多种数据类型，包括线网和变量类型、用户自定义类型等，详细说明其使用方法和注意事项；对于运算符和编程语句，本书也进行了全面讲解，强调如何正确使用它们编写可综合的RTL模型。此外，书中各章节包含丰富示例和代码片段，聚焦特定SystemVerilog构造，展示了如何在实际设计中运用相关知识。同时，针对ASIC和FPGA的建模特点，讨论了不同技术对RTL建模风格的影响，并提供了相应的编码建议。附录部分还汇总了最佳实践指南，列出了关键字集，并提供了额外资源，方便读者查阅和进一步学习。 无论您是数字系统设计师，还是验证工程师，抑或是高等院校微电子、自动化、电子信息等相关专业师生，本书都是您学习SystemVerilog设计方面的绝佳选择。

第1章 SystemVerilog仿真与综合
1.1 Verilog和SystemVerilog的区别
1.2 RTL和门级建模
1.3 定义SystemVerilog的RTL综合子集
1.4 针对ASIC和FPGA的建模
1.5 SystemVerilog仿真
1.6 数字综合
1.7 SystemVeriloglint检查器
1.8 逻辑等价检查器
1.9 小结
第2章 RTL建模基础
2.1 模块和过程块
2.2 SystemVerilog语言规则
2.3 模块
2.4 模块实例和层次结构
2.5 小结
第3章 线网和变量类型
3.1 4态数据值
3.2 文本值（数字）
3.3 类型和数据类型
3.4 变量类型
3.5 线网类型
3.6 端口声明
3.7 线网和变量的非合并数组
3.8 参数常量
3.9 常量变量
3.10 小结
第4章 用户定义的类型和包
4.1 用户定义类型
4.2 SystemVerilog包
4.3 $unit命名空间
4.4 枚举类型
4.5 结构体
4.6 联合体
4.7 使用结构体和联合体的数组
4.8 小结
第5章 RTL表达式运算符
5.1 运算符表达式规则
5.2 连接和复制运算符
5.3 条件运算符
5.4 位运算符
5.5 归约运算符
5.6 逻辑运算符
5.7 比较运算符
5.8 全等运算符
5.9 集合成员关系运算符
5.10 移位运算符
5.11 流操作符（打包和解包）
5.12 算术运算符
5.13 增量和减量运算符
5.14 赋值运算符
5.15 类型转换运算符和类型转换
5.16 运算符优先级
5.17 总结
第6章 RTL编程语句
6.1 SystemVerilog过程块
6.2 决策语句
6.3 循环语句
6.4 跳转语句
6.5 空操作语句
6.6 RTL建模中的函数和任务
6.7 小结
第7章 组合逻辑建模
7.1 连续赋值（布尔表达式）
7.2 always和always_comb过程块
7.3 使用函数表示组合逻辑
7.4 组合逻辑决策优先级
7.5 小结
第8章 时序逻辑建模
8.1 触发器和寄存器的RTL模型
8.2 建模有限状态机（FSM）
8.3 建模内存设备（如RAM）
8.4 小结
第9章 建模锁存器和避免非设计意图的锁存器
9.1 锁存器建模
9.2 非设计意图的锁存器
9.3 在不完整的决策中避免产生锁存器
9.4 小结
第10章 通信总线建模——接口端口（interface ports）
10.1 接口的概念
10.2 将interface用作模块端口
10.3 接口的modports
10.4 接口方法（任务和函数）
10.5 接口过程代码
10.6 参数化接口
10.7 综合接口
10.8 小结
附录
附录A 最佳实践指南
附录B SystemVerilog关键字
附录C RTL模型中的X态乐观与X态悲观
附录D 其他资源