本书讨论了基本和先进的NAND闪存技术，包括NAND闪存的原理、存储单元技术、多比特位单元技术、存储单元的微缩挑战、可靠性和作为未来技术的3D单元。第1章描述了NAND闪存的背景和早期历史。第2章描述了器件的基本结构和操作。接下来，第3章讨论了以微缩为重点的存储单元技术，并且第4章介绍了多电平存储单元的先进操作。第5章讨论了微缩的物理限制。第6章描述了NAND闪存的可靠性。第7章研究了3D NAND闪存单元，并讨论了结构、工艺、操作、可扩展性和性能方面的优缺点。第8章讨论了3D NAND闪存面临的挑战。最后，第9章总结并描述了未来NAND闪存的技术和市场前景。 本书适合从事NAND闪存或SSD（固态硬盘）和闪存系统开发的工程师、研究人员和设计人员阅读，也可供高等院校集成电路、微电子、电子技术等专业的师生参考。

译者序
原书序
原书前言
致谢
作者简介
第1章 引言
1.1 背景
1.2 概述
参考文献
第2章 NAND闪存原理
2.1 NAND闪存器件与结构
2.1.1 NAND闪存单元结构
2.1.2 外围器件
2.2 单元操作
2.2.1 读操作
2.2.2 编程和擦除操作
2.2.3 编程和擦除的动力学过程
2.2.4 编程升压操作
2.3 多电平单元（MLC）
2.3.1 单元阈值电压设置
参考文献
第3章 NAND闪存器件
3.1 引言
3.2 LOCOS单元
3.2.1 常规LOCOS单元
3.2.2 先进LOCOS单元
3.2.3 隔离技术
3.2.4 可靠性
3.3 带浮栅翼的自对准STI单元
3.3.1 自对准STI单元结构
3.3.2 制备工艺流程
3.3.3 带浮栅翼的自对准STI单元的特性
3.3.4 外围器件特性
3.4 无浮栅翼的自对准STI单元
3.4.1 自对准STI单元结构
3.4.2 制备工艺流程
3.4.3 STI技术
3.4.4 自对准STI单元的特性
3.5 平面浮栅单元
3.5.1 结构优势
3.5.2 电学特性
3.6 侧壁传输晶体管（SWATT）单元
3.6.1 SWATT单元概念
3.6.2 制备工艺
3.6.3 电学特性
3.7 NAND闪存的先进技术
3.7.1 虚拟字线
3.7.2 p型浮栅
参考文献
第4章 多电平单元的先进操作
4.1 引言
4.2 紧凑Vth分布宽度的编程操作
4.2.1 单元Vth设置
4.2.2 增量步进脉冲编程（ISPP）
4.2.3 逐位验证操作
4.2.4 两步验证方案
4.2.5 页编程中的伪通过方案
4.3 页编程序列
4.3.1 原始页编程方案
4.3.2 新的页编程方案（一）
4.3.3 新的页编程方案（二）
4.3.4 全位线（ABL）架构
4.4 TLC（3比特位/单元）
4.5 QLC（4比特位/单元）
4.6 三电平（1.5比特位/单元）NAND闪存
4.7 移动读算法
参考文献
第5章 NAND闪存单元微缩面临的挑战
5.1 引言
5.2 读窗口裕度（RWM）
5.2.1 RWM的假设条件
5.2.2 编程态Vth分布宽度
5.2.3 Vth窗口
5.2.4 RWM
5.2.5 RWM中Vth设置的依赖性
5.3 浮栅电容耦合干扰
5.3.1 浮栅电容耦合干扰模型
5.3.2 沟道直接耦合
5.3.3 源漏耦合
5.3.4 空气隙和低k材料
5.4 编程电子注入展宽（EIS）
5.4.1 编程EIS理论
5.4.2 浮栅低掺杂效应
5.5 随机电报信号噪声（RTN）
5.5.1 闪存单元中的RTN
5.5.2 RTN的微缩趋势
5.6 单元结构挑战
5.7 高场限制
5.8 少电子现象
5.9 光刻工艺限制
5.10 变化性效应
5.11 微缩对数据保持的影响
5.12 小结
参考文献
第6章 NAND闪存的可靠性
6.1 引言
6.2 编程/擦除循环耐久和数据保持
6.2.1 编程/擦除方案
6.2.2 编程/擦除循环耐久
6.2.3 数据保持特性
6.3 编程/擦除循环耐久和数据保持的特性分析
6.3.1 编程/擦除循环退化
6.3.2 应力诱导漏电流（SILC）
6.3.3 NAND闪存产品中的数据保持
6.3.4 分散式循环测试
6.4 读干扰
6.4.1 编程/擦除方案的依赖性
6.4.2 脱阱和SILC
6.4.3 NAND闪存产品中的读干扰
6.4.4 读干扰中的热载流子注入机制
6.5 编程干扰
6.5.1 自升压模型
6.5.2 热载流子注入机制
6.5.3 沟道耦合
6.6 不稳定的过度编程
6.7 阈值电压的负向偏移现象
6.7.1 背景和实验
6.7.2 阈值电压负向偏移
6.7.3 编程速度和受害单元的阈值电压依赖性
6.7.4 编程条件下的载流子分离
6.7.5 模型
6.8 小结
参考文献
第7章 3D NAND闪存单元
7.1 背景
7.2 BiCS/P-BiCS
7.2.1 BiCS的概念
7.2.2 BiCS制备工艺流程
7.2.3 电学特性
7.2.4 管形BiCS
7.3 TCAT/V-NAND
7.3.1 TCAT结构和制备工艺流程
7.3.2 电学特性
7.3.3 128Gbit MLC NAND闪存
7.3.4 128Gbit TLC V-NAND闪存
7.4 SMArT
7.4.1 SMArT结构的先进性
7.4.2 电学特性
7.5 VG-NAND
7.5.1 VG-NAND的结构和制备工艺流程
7.5.2 电学特性
7.6 DC-SF单元
7.6.1 电荷陷阱型3D单元的问题
7.6.2 DC-SF NAND闪存单元
7.6.3 结果和讨论
7.6.4 微缩能力
7.7 先进DC-SF单元
7.7.1 DC-SF单元上的改进
7.7.2 MCGL工艺
7.7.3 新的读方案
7.7.4 新的编程方案
7.7.5 可靠性
参考文献
第8章 3D NAND闪存面临的挑战
8.1 引言
8.2 3D NAND单元的比较
8.3 数据保持
8.3.1 快速初始电荷损失
8.3.2 温度依赖性
8.4 编程干扰
8.4.1 新的编程干扰模式
8.4.2 编程干扰的分析
8.5 字线RC延迟
8.6 单元电路波动
8.6.1 传导机理