第1章 FPGA产品及厂商介绍
1.1 FPGA产品介绍
1.2 FPGA市场及应用
1.3 FPGA主要厂商介绍
第2章 紫光同创FPGA产品介绍
2.1 紫光同创FPGA产品系列
2.2 紫光同创FPGA应用开发流程（Quick Start）
2.2.1 新建工程
2.2.2 添加设计文件
2.2.3 编译
2.2.4 工程约束
2.2.5 综合
2.2.6 设备映射
2.2.7 布局布线
2.2.8 生成位流文件
2.2.9 下载位流文件并将其固化到外部Flash
第3章 Logos2系列FPGA的单板硬件设计方法
3.1 电源设计说明
3.1.1 器件推荐工作电压
3.1.2 上、下电顺序要求
3.1.3 电容参数要求
3.1.4 电源设计的其他要求
3.2 时钟设计说明
3.2.1 时钟引脚说明
3.2.2 时钟设计的其他要求
3.3 配置设计说明
3.4 HSSTLP设计说明
3.4.1 HSSTLP的引脚说明
3.4.2 HSSTLP的硬核推荐工作电压
3.4.3 HSSTLP电源滤波电容要求
3.4.4 HSSTLP设计的其他要求
3.5 LVDS设计说明
3.6 DDR3设计说明
3.6.1 原理图设计说明
3.6.2 PCB设计说明
3.7 其他特别引脚说明
3.8 MES2L676-100HP开发板说明
3.8.1 MES2L676-100HP开发板简介
3.8.2 MES2L676-100HP开发板的硬件设计说明
第4章 Logos2系列FPGA的可编程逻辑阵列
4.1 Logos2系列FPGA的可配置逻辑模块
4.1.1 CLM结构及硬件特性介绍
4.1.2 CLM的工作模式及调用方法
4.1.3 CLM的常见问题解答
4.2 Logos2系列FPGA的专用RAM模块（DRM）
4.2.1 DRM结构及硬件特性介绍
4.2.2 DRM的工作模式及调用方法
4.2.3 DRM常见问题解答
4.3 Logos2系列FPGA的算术处理单元（APM）
4.3.1 APM结构及硬件特性介绍
4.3.2 APM的工作模式介绍
4.3.3 APM常见问题解答
4.4 Logos2系列FPGA的时钟资源
4.4.1 时钟资源介绍
4.4.2 时钟资源调用方法
4.4.3 时钟资源使用实战与常见问题
4.5 Logos2系列FPGA的输入输出
4.5.1 输入输出（IOB）的结构及硬件特性
4.5.2 基于IOB的ISREDES和OSREDES
4.5.3 IOB的常见问题
4.6 Logos2系列FPGA的模数转换模块
4.6.1 模数转换模块的结构及硬件特性介绍
4.6.2 模数转换模块的调用方法与实战
4.6.3 模数转换模块的常见问题
4.7 Logos2系列FPGA的可编程逻辑阵列实验
4.7.1 实现基于CLM的分布式RAM
4.7.2 实现基于DRAM的单端口RAM
4.7.3 基于APM的DSP_mult模块实现乘法运算
4.7.4 基于APM的DSP_mult_as_cas模块实现乘累加运算
4.7.5 基于PLL动态调整HDMI_PLL
4.7.6 基于ADC硬核读取内部电压及温度
第5章 Logos2系列FPGA的配置模块
5.1 配置模式详解
5.1.1 概述
5.1.2 配置模式描述
5.2 PCIe快速加载
5.2.1 概述
5.2.2 功能描述
5.2.3 第一区域位流加载时间说明
5.3 远程升级
5.3.1 概述
5.3.2 远程升级方案
5.4 设计保护
5.4.1 位流加密
5.4.2 回读保护
5.4.3 位流认证
5.4.4 DPA保护
5.4.5 用户标识符
5.4.6 JTAG接口安全管理
5.4.7 eFUSE
5.5 MES2L676-100HP开发板配置案例
5.5.1 基于MES2L676-100HP开发板的远程升级案例
5.6.2 基于MES2L676-100HP开发板的设计保护案例
第6章 PDS软件应用说明
6.1 PDS软件使用说明
6.1.1 PDS软件的工程开发流程
6.1.2 PDS软件的插件工具
6.2 软件约束
6.2.1 时序约束
6.2.2 IO引脚约束
6.2.3 物理约束
6.2.4 属性设置
6.3 工程设置
6.3.1 编译设置
6.3.2 综合设置
6.3.3 设备映射设置
6.3.4 布局布线设置
6.3.5 时序报告设置
6.4 工程报告分析
6.4.1 综合报告分析
6.4.2 设备映射报告分析
6.4.3 布局布线报告分析
6.5 工程策略实践
6.5.1 综合优化处理策略
6.5.2 时钟规划问题的处理策略
6.5.3 布局问题的处理策略
6.5.4 布线问题的处理策略
6.5.5 设计建议
6.6 PDS软件的位流生成和配置说明
6.6.1 PDS软件的位流生成
6.6.2 PDS软件配置说明
6.7 PDS软件的在线调试工具
6.7.1 Inserter和Debugger工具说明
6.7.2 在线调试指南
6.8 PDS的时序约束实例
6.8.1 时序约束的种类
6.8.2 时序例外约束
第7章 Logos2系列FPGA的接口应用方法
7.1 LVDS应用方法
7.1.1 LVDS IP应用
7.1.2 LVDS应用案例
7.2 DDR3应用方法
7.2.1 DDR3 IP应用
7.2.2 DDR3应用案例
7.3 HSST应用方法
7.3.1 HSST IP应用
7.3.2 HSST IP的应用案例
7.4 以太网应用方法
7.4.1 SGMII over
展开
