本书系统地介绍了EDA技术和Verilog HDL硬件描述语言，将Verilog HDL的基础知识、编程技巧和实用方法与实际工程开发技术在Quartus/Vivado上很好地结合起来，使读者通过本书的学习能迅速了解并掌握EDA技术的基本理论和工程开发实用技术，为后续的深入学习和发展打下坚实的理论与实践基础。 笔者依据高校课堂教学和实验操作的规律与要求，并以提高学生的实际工程设计能力和自主创新能力为目的，合理编排全书内容。全书共分为6个部分：EDA技术概述、Verilog HDL语法知识及其实用技术、FPGA仿真与硬件实现（Ouartus/Vivado工具应用）及IP核的详细使用方法、有限状态机设计技术、16/32位实用CPU设计技术、Verilog仿真与Test Bench编写方法。除个别章节外，大多数章节都安排了相应的习题和大量针对性强的实验与设计项目。书中列举的Verilog HDL示例都经编译通过或经硬件测试通过。 本书主要面向高等院校本、专科的EDA技术和Verilog HDL语言基础课，推荐作为电子信息类、通信、自动化、计算机类、电子对抗、仪器仪表、人工智能等学科专业和相关实验指导课的教材用书或主要参考书，同时也可作为电子设计竞赛、FPGA开发应用的自学参考书。 与此教材配套的还有教学课件、实验指导课件、实验源程序以及与实验设计项目相关的详细技术资料等，读者都可以免费获取。

第1章 概述
1.1 EDA技术
1.2 EDA技术应用对象
1.3 常用的硬件描述语言
1.4 EDA技术的优势
1.5 面向FPGA的开发流程
1.5.1 设计输入
1.5.2 综合
1.5.3 适配（布局布线）
1.5.4 仿真与时序分析
1.5.5 RTL描述
1.6 可编程逻辑器件
1.6.1 PLD的分类
1.6.2 PROM可编程原理
1.6.3 GAL
1.7 CPLD的结构与可编程原理
1.8 FPGA的结构与工作原理
1.8.1 查找表逻辑结构
1.8.2 Cyclone 4E/10 LP系列器件的结构原理
1.8.3 内嵌Flash的FPGA器件
1.8.4 Artix-7系列FPGA的基本结构
1.8.5 主要FPGA生产厂商
1.9 硬件测试技术
1.9.1 内部逻辑测试
1.9.2 JTAG边界扫描测试
1.10 编程与配置
1.11 Quartus
1.12 IP核
1.13 主要EDA软件公司
1.14 EDA的发展趋势
习题
第2章 程序结构与数据类型
2.1 Verilog程序结构
2.1.1 Verilog模块的表达方式
2.1.2 Verilog模块的端口信号名和端口模式
2.1.3 Verilog信号类型定义
2.1.4 Verilog模块功能描述
2.2 Verilog的数据类型
2.2.1 net线网类型
2.2.2 wire线网型变量的定义方法
2.2.3 register寄存器类型
2.2.4 reg寄存器型变量的定义方法
2.2.5 integer类型变量的定义方法
2.2.6 存储器类型
2.3 Verilog文字规则
2.3.1 Verilog的4种逻辑状态
2.3.2 Verilog的数字表达形式
2.3.3 数据类型表示方式
2.3.4 常量
2.3.5 标识符、关键词及其他文字规则
2.3.6 参数定义关键词parameter和localparam的用法
习题
第3章 行为语句
3.1 过程语句
3.1.1 always语句
3.1.2 always语句在D触发器设计中的应用
3.1.3 多过程应用与异步时序电路设计
3.1.4 简单加法计数器的Verilog表述
3.1.5 initial语句
3.2 块语句
3.3 case条件语句
3.4 if条件语句
3.4.1 if语句的一般表述形式
3.4.2 基于if语句的组合电路设计
3.4.3 基于if语句的时序电路设计
3.4.4 含异步复位和时钟使能的D触发器的设计
3.4.5 含同步复位控制的D触发器的设计
3.4.6 含清零控制的锁存器的设计
3.4.7 时钟过程表述的特点和规律
3.4.8 实用加法计数器设计
3.4.9 含同步预置功能的移位寄存器设计
3.4.10 关注if语句中的条件指示
3.5 过程赋值语句
3.6 循环语句
3.6.1 for语句
3.6.2 while语句
3.6.3 repeat语句
3.6.4 forever语句
3.7 任务与函数语句
习题
第4章 FPGA仿真与硬件实现
第5章 运算符与结构描述语句
第6章 IP核的应用
第7章 Verilog HDL深入
第8章 状态机设计技术
第9章 16/32位CPU创新设计
第10章 Verilog HDL仿真
附录A EDA教学实验平台系统及相关软件
参考文献