本书侧重于使用SystemVerilog编写高效的RTL代码，通过大量示例代码展示如何使用SystemVerilog进行硬件设计和验证。 全书共分15章，内容包括SystemVerilog中的常量和数据类型、SystemVerilog的硬件描述、SystemVerilog中的面向对象编程、SystemVerilog增强特性、SystemVerilog中的组合逻辑设计、SystemVerilog中的时序逻辑设计、RTL设计和综合指南、复杂设计的RTL设计和策略、有限状态机、SystemVerilog中的端口和接口、验证结构、验证技术和自动化、高级验证结构、验证案例等。 本书适合数字IC验证工程师阅读，也可以作为高等院校微电子、自动化、电子信息等相关专业师生的参考用书。

第1章 绪论
1.1 ASIC设计流程
1.2 ASIC验证
1.3 Verilog结构
1.4 SystemVerilog简介
1.5 用于硬件描述和验证的SystemVerilog
1.6 总结和展望
第2章 SystemVerilog中的常量和数据类型
2.1 预定义门
2.2 结构级建模
2.3 SystemVerilog格式描述符
2.4 多位宽常量和拼位操作
2.5 常量
2.6 数据类型
2.7 总结和展望
第3章 SystemVerilog的硬件描述
3.1 如何开始学习
3.2 线网数据类型
3.3 让我们开始思考组合逻辑电路
3.4 使用always_comb实现编码转换器
3.5 理解硬件执行的并发性
3.6 always_latch过程块
3.7 always_ff过程块
3.8 使用always_ff实现时序逻辑设计
3.9 按照端口名进行实例化连接（Verilog风格）
3.10 实例化采用混合端口连接方式
3.11 总结和展望
第4章 SystemVerilog中的面向对象编程
4.1 枚举类型
4.2 结构体
4.3 共用体
4.4 数组
4.5 总结和展望
第5章 SystemVerilog增强特性
5.1 Verilog过程块
5.2 SystemVerilog过程块
5.3 块标签
5.4 语句标签
5.5 模块标签
5.6 任务和函数
5.7 void函数
5.8 循环
5.9 编码规则
5.10 总结和展望
第6章 SystemVerilog中的组合逻辑设计
6.1 always_comb过程块
6.2 if-else嵌套和优先级逻辑
6.3 参数及其在设计中的应用
6.4 条件操作符实现选择器逻辑
6.5 解码器
6.6 优先级编码器
6.7 总结和展望
第7章 SystemVerilog中的时序逻辑设计
7.1 使用always_latch设计锁存器
7.2 使用always_ff设计PIPO寄存器
7.3 异步复位
7.4 同步复位
7.5 可逆计数器
7.6 移位寄存器
7.7 环形计数器
7.8 约翰逊计数器
7.9 基于时钟的算术运算单元的RTL实现
7.10 基于时钟的逻辑运算单元的RTL实现
7.11 总结和展望
第8章 RTL设计和综合指南
8.1 RTL设计规则
8.2 不完全条件case语句
8.3 全条件case语句
8.4 synopsysfull_case编译命令
8.5 uniquecase语句
8.6 casez语句
8.7 prioritycase语句
8.8 uniqueif-else语句
8.9 使用synopsysfull_case编译命令的解码器
8.10 priorityif语句
8.11 使用prioritycase或者synopsysfull_case时综合注意事项
8.12 时钟产生
8.13 门控时钟
8.14 多时钟产生器
8.15 多相时钟
8.16 优化面积
8.17 提升速度
8.18 功耗的改进和优化
8.19 总结和展望
第.9章 复杂设计的RTL设计和策略
9.1 复杂设计策略
9.2 ALU
9.3 桶型移位器
9.4 单端口存储体和双端口存储体
9.5 总线仲裁器和设计方法
9.6 多时钟域
9.7 FIFO设计方法
9.8 总结和展望
第10章 有限状态机
10.1 FSM
10.2 Moore状态机
10.3 Mealy状态机
10.4 Moore状态机实现非重叠序列检测器
10.5 Moore状态机实现重叠序列检测器
10.6 Mealy状态机实现非重叠序列检测器
10.7 Mealy状态机实现重叠序列检测器
10.8 二进制码编码方法
10.9 独热码编码方法
10.10 使用反向case语句的状态机
10.11 FSM控制器
10.12 数据和控制路径综合
10.13 FSM优化
10.14 总结和展望
第11章 SystemVerilog中的端口和接口
11.1 Verilog中的端口名连接方式
11.2 “.name”隐式端口连接
11.3 “.*”隐式端口连接
11.4 内嵌模块
11.5 外部模块
11.6 接口
11.7 使用命名包的接口
11.8 通用接口
11.9 接口的端口
11.10 modport
11.11 接口中的方法
11.12 虚接口
11.13 旗语
11.14 信箱
11.15 总结和展望
第12章 验证结构
12.1 initial过程块
12.2 时钟产生
12.3 产生可变占空比的时钟
12.4 复位产生逻辑
12.5 响应监控机制
12.6 响应的转储记录
12.7 读取测试向量
12.8 编写测试平台
12.9 总结和展望
第13章 验证技术和自动化
13.1 层次化事件调度
13.2 延迟和延迟模型
13.3 进程和线程
13.4 循环及其在测试平台中的应用
13.5 clocking块
13.6 自动化测试平台
13.7 总结和展望
第14章 高级验证结构
14.1 随机化
14.2 受约束的随机化
14.3 基于断言的验证
14.4 程序块
14.5 示例
14.6 总结和展望
第15章 验证案例
15.1 验证目标
15.2 RTL设计（待测设计）
15.3 设计验证的展望
附录
附录A
附录B
附录C