搜索
高级检索
高级搜索
书       名 :
著       者 :
出  版  社 :
I  S  B  N:
文献来源:
出版时间 :
魂芯数字信号智能处理器系统与应用设计
0.00     定价 ¥ 158.00
图书来源: 浙江图书馆(由浙江新华配书)
此书还可采购25本,持证读者免费借回家
  • 配送范围:
    浙江省内
  • ISBN:
    9787030767592
  • 作      者:
    作者:朱家兵//黄光红//林广栋|责编:闫悦
  • 出 版 社 :
    科学出版社
  • 出版日期:
    2024-01-01
收藏
畅销推荐
内容介绍
随着半导体工艺加工技术的快速发展,处理器已从单核发展到多核,计算性能获得很大的提升,使其在雷达、通信、导航、遥感、图像处理、生物医学、自动控制等领域得到了广泛应用。本书介绍在国家核高基重大专项的支持下,由中国电子科技集团公司自主研制的一款多核高性能智能处理器BWDSP100,该处理器集成了4个内核,提供峰值算力达到72GFLOPS,为实时计算提供高效和可靠的硬件算力,也为电子装备和信息系统智能化提供了坚实基础。本书重点介绍了魂芯数字信号智能处理器BWDSP100的基本工作原理,包括处理器结构、存储器组织、中断服务、外设接口、数据传输、系统调试、板级设计、软件设计等。此外,也详细介绍了魂芯数字信号智能处理器的程序设计和系统应用设计,对设计中需要注意的问题进行了详细的说明。 本书为读者提供了大量的设计实例,适合雷达信号处理、通信基站信号处理、卫星导航、安全监控、智慧园区等领域的工程技术人员参考。 本书也可以作为高等院校通信工程、电子工程、计算机应用、工业自动化、自动控制等专业高年级本科生和研究生的参考书。
展开
目录
前言
第1章 魂芯数字信号智能处理器简介
1.1 魂芯数字信号智能处理器概述
1.1.1 流水线简介
1.1.2 数据格式
1.2 BWDSP100的组织结构
1.2.1 运算部件
1.2.2 程序控制器
1.2.3 地址发生器
1.2.4 内部存储器
1.2.5 外设
1.3 BWDSP100开发简介
1.3.1 多处理器耦合
1.3.2 BWDSP100时钟域介绍
1.3.3 FLASH编程
1.3.4 引导
1.3.5 工作模式
第2章 存储空间定义及寄存器
2.1 存储空间定义
2.2 寄存器
2.2.1 全局控制寄存器
2.2.2 内核执行单元控制与标志寄存器
2.2.3 DMA控制寄存器
2.2.4 中断控制寄存器
2.2.5 定时器控制寄存器
2.2.6 通用I/O控制寄存器
2.2.7 并口配置寄存器
2.2.8 UART控制寄存器
2.2.9 DDR2控制器的配置寄存器
2.2.10 数据存储器读写冲突标志寄存器
第3章 中断及异常
3.1 中断向量表
3.2 中断类型
3.3 内部中断
3.3.1 定时器中断
3.3.2 DMA中断
3.3.3 串口中断
3.3.4 软件中断
3.4 外部中断
3.5 中断控制寄存器
3.5.1 中断锁存寄存器
3.5.2 中断屏蔽寄存器
3.5.3 中断指针屏蔽寄存器
3.6 中断服务
3.7 中断返回
3.8 异常
第4章 链路口
4.1 综述
4.1.1 链路结构
4.1.2 链路I/O引脚
4.1.3 发送和接收数据
4.2 链路口通信协议
4.2.1 链路口传输协议
4.2.2 并串转换电路
4.2.3 串并转换电路
4.3 错误检测机制
4.3.1 发送端错误检测
4.3.2 接收端错误检测
4.4 链路口DMA控制寄存器组
第5章 并口
第6章 DDR2接口
6.1 DDR2控制器介绍
6.1.1 典型的DDR2SDRAM接口信号
6.1.2 DDR2SDRAM地址映射
6.1.3 DDR2SDRAM接口命令
6.1.4 DDR2控制器功能和结构概述
6.1.5 DDR2控制器的初始化操作
6.1.6 配置功能模块
6.1.7 主机功能模块
6.2 PHY
6.2.1 PHY的结构与连接示意图
6.2.2 PHY与SDRAM的连接管脚列表
6.2.3 PHY的读写时序
6.3 DDR2配置举例
第7章 UART
7.1 概述
7.2 UART接口信号定义
7.3 波特率
7.4 发送过程
7.5 接收过程
7.6 UART状态与异常处理
第8章 定时器
8.1 复位定时器和使能计数
8.2 定时器计数
8.3 定时器时钟源选择
8.4 定时器脉冲产生
8.5 定时器控制寄存器设置有关事项
8.6 定时器的输出引脚
第9章 GPIO
9.1 概述
9.2 GPIO功能说明
第10章 DMA
10.1 概述
10.2 链路口DMA
10.2.1 Link口的发送端DMA控制器
10.2.2 Link口的接收端DMA控制器
10.3 DDR2的DMA
10.4 并口DMA
10.5 飞越传输DMA
10.5.1 飞越传输模式一
10.5.2 飞越传输模式二
10.6 DMA总线仲裁
第11章 调试功能
11.1 概述
11.2 DSP调试系统的JTAG引脚
11.3 DSP的功能模式
11.4 DSP在线调试资源
11.4.1 硬件断点
11.4.2 观察点
11.4.3 单步调试
11.5 DSP在线调试逻辑的级联与并发调试
11.6 DSP在线调试逻辑的接口电路与JTAG信号同步
第12章 ECS使用
12.1 主要菜单
12.1.1 文件菜单
12.1.2 编辑菜单
12.1.3 视图菜单
12.1.4 工程管理菜单
12.1.5 寄存器管理菜单
12.1.6 内存管理菜单
12.1.7 调试模式设置菜单
12.1.8 调试菜单
12.1.9 设置菜单
12.1.10 工具菜单
12.1.11 帮助菜单
12.2 主要工具栏
12.2.1 文件工具栏
12.2.2 编辑工具栏
12.2.3 工程工具栏
12.2.4 编译工具栏
12.2.5 调试工具栏
12.3 主要窗口
12.3.1 主窗口
12.3.2 工程管理窗口
12.3.3 编辑窗口
12.3.4 输入输出窗口
12.3.5 寄存器窗口
12.3.6 内存窗口
12.3.7 设置窗口
12.3.8 性能统计窗口
12.4 开发步骤
12.4.1 安装
12.4.2 运行
12.4.3 新建工程
12.4.4 编译
12.4.5 调试
12.4.6 参数设置
12.4.7 性能统计
12.5 应用程序编写举例
12.6 运行环境
12.6.1 硬件设备
12.6.2 支持软件
12.6.3 安装与初始化
第13章 BWDSP100封装与引脚定义
13.1 处理器封装信息
13.1.1 产品命名信息
13.1.2 封装信息
13.2 引脚定义
附录 英文缩写解释列表
展开
加入书架成功!
收藏图书成功!
我知道了(3)
发表书评
读者登录

请选择您读者所在的图书馆

选择图书馆
浙江图书馆
点击获取验证码
登录
没有读者证?在线办证