搜索
高级检索
高级搜索
书       名 :
著       者 :
出  版  社 :
I  S  B  N:
文献来源:
出版时间 :
嵌入式深度学习(算法和硬件实现技术)/IC设计与嵌入式系统开发丛书
0.00     定价 ¥ 99.00
图书来源: 浙江图书馆(由浙江新华配书)
此书还可采购24本,持证读者免费借回家
  • 配送范围:
    浙江省内
  • ISBN:
    9787111688075
  • 作      者:
    作者:(比)伯特·穆恩斯//(美)丹尼尔·班克曼//(比)玛丽安·维赫尔斯特|责编:王颖//张梦玲|译者:汪玉//陈晓明
  • 出 版 社 :
    机械工业出版社
  • 出版日期:
    2021-09-01
收藏
畅销推荐
内容介绍
深度学习无疑是近十多年来最火热的研究方向之一,这个领域已经涌现出了数不清的研究成果,市面上也存在不少关于深度学习的图书。本书与这些已出版的图书的最大不同之处在于,涉及深度学习应用设计的所有层次。具体而言,本书面向的是供能受限的嵌入式平台,在这样的平台上部署深度学习应用,能耗是最重要的指标。本书详细介绍如何在应用层、算法层、硬件架构层和电路层进行设计和优化,以及跨层次的软硬件协同设计,以使深度学习应用能以最低的能耗运行在电池容量受限的可穿戴设备上。本书的一个特色是,这些设计和优化技术均由真实的原型芯片支撑。 本书涵盖的内容很广,同时又不失深度,适合作为从事深度学习硬件架构、深度学习软硬件协同设计等研究的高年级本科生或研究生的参考书,也可供从事相关领域工作的技术人员参考。
展开
目录
译者序
前言
致谢
缩写词
第1章 嵌入式深度神经网络
1.1 简介
1.2 机器学习
1.2.1 任务T
1.2.2 性能度量P
1.2.3 经验E
1.3 深度学习
1.3.1 深度前馈神经网络
1.3.2 卷积神经网络
1.3.3 循环神经网络
1.3.4 训练深度神经网络
1.4 嵌入式深度神经网络的挑战
1.5 本书创新点
参考文献
第2章 优化的层次级联处理
2.1 简介
2.2 层次级联系统
2.2.1 泛化的两级唤醒系统
2.2.2 层次化的代价、精度和召回率
2.2.3 层次化分类器的Roofline模型
2.2.4 优化的层次级联感知
2.3 概念的一般性证明
2.3.1 系统描述
2.3.2 输入统计
2.3.3 实验
2.3.4 本节小结
2.4 案例研究:基于CNN的层次化人脸识别
2.4.1 人脸识别的分层结构
2.4.2 层次化的代价、精度和召回率
2.4.3 优化的人脸识别分层结构
2.5 小结
参考文献
第3章 硬件一算法协同优化
3.1 简介
3.1.1 利用网络结构
3.1.2 增强并利用稀疏性
3.1.3 增强并利用容错性
3.2 低精度神经网络的能量增益
3.2.1 片外访存的能耗
3.2.2 硬件平台的一般性建模
3.3 测试时定点神经网络
3.3.1 分析和实验
3.3.2 量化对分类准确率的影响
3.3.3 稀疏FPNN的能耗
3.3.4 结果
3.3.5 讨论
3.4 训练时量化神经网络
3.4.1 训练QNN
3.4.2 QNN的能耗
3.4.3 实验
3.4.4 结果
3.4.5 讨论
3.5 聚类神经网络
3.6 小结
参考文献
第4章 近似计算的电路技术
4.1 近似计算范式简介
4.2 近似计算技术
4.2.1 容错分析与质量管理
4.2.2 近似电路
4.2.3 近似架构
4.2.4 近似软件
4.2.5 讨论
4.3 DVAFS:动态电压精度频率调节
4.3.1 DVAFS基础
4.3.2 DVAFS的容错识别
4.3.3 DVAFS的能量增益
4.4 DVAFS的性能分析
4.4.1 模块级的DVAFS
4.4.2 系统级的.DVAFS
4.5 DVAFS实现的挑战
4.5.1 基础DVA(F)S模块的功能实现
4.5.2 基础DVA(F)S模块的物理实现
4.6 小结和讨论
参考文献
第5章 Envision:能耗可调节的稀疏卷积神经网络处理
5.1 神经网络加速
5.2 针对嵌入式CNN的二维MAC处理器架构
5.2.1 处理器数据通路
5.2.2 片上存储架构
5.2.3 利用网络稀疏性的硬件支持
5.2.4 通过定制化指令集实现高能效的灵活性
5.3 基于40nm CMOS的DVAS兼容的Envision处理器
5.3.1 RTL级的硬件支持
5.3.2 物理实现
5.3.3 测量结果
5.3.4 Envision Vl回顾
5.4 基于28nm FD-SOI的DVAFS兼容的Envision处理器
5.4.1 RTL级硬件支持
5.4.2 物理实现
5.4.3 测量结果
5.4.4 Envision V2回顾
5.5 小结
参考文献
第6章 BinarEye:常开的数字及混合信号二值神经网络处理
6.1 二值神经网络
6.1.1 简介
6.1.2 二值神经网络层
6.2 二值神经网络应用
6.3 可编程的输入到标签的加速器架构
6.3.1 256X:基础的BinaryNet计算架构
6.3.2 SX:灵活的DVAFS BinaryNet计算架构
6.4 MSBNN:混合信号的256X实现
6.4.1 开关电容神经元阵列
6.4.2 测量结果
6.4.3 模拟信号通路代价
6.5 BinarEye:数字的SX实现
6.5.1 全数字的二值神经元
6.5.2 物理实现
6.5.3 测量结果
6.5.4 BinarEye中的DVAFS
6.5.5 与最先进水平的对比
6.6 数字与模拟二值神经网络的实现对比
6.7 展望与未来工作
6.8 小结
参考文献
第7章 结论、贡献和未来工作
7.1 结论
7.2 未来工作的建议
参考文献
索引
展开
加入书架成功!
收藏图书成功!
我知道了(3)
发表书评
读者登录

请选择您读者所在的图书馆

选择图书馆
浙江图书馆
点击获取验证码
登录
没有读者证?在线办证