第1章 数字电路的开发平台和工具
1.1 FPGA基础概念
1.1.1 什么是FPGA
1.1.2 FPGA与ASIC之间的关系
1.1.3 FPGA、CPU与DSP之间的关系
1.1.4 VHDL与Verilog HDL
1.1.5 Xilinx与Altera
1.2 FPGA开发流程
1.3 XC6SLX16芯片介绍
1.3.1 Spartan-6系列介绍
1.3.2 XC6SLX16-2CSG324C芯片介绍
1.3.3 FPGA速度等级
1.3.4 FPGA可用I/O数量
1.3.5 FPGA逻辑单元
1.3.6 Spartan-6系列FPGA配置
1.4 FPGA开发工具安装和配置
1.4.1 ISE
1.4.3 Synplify
1.4.4 安装Synplify
1.4.5 安装Xilinx USB Cable驱动程序
1.5 Verilog HDL语法基础
1.5.1 Verilog模块
1.5.2 端口定义和I/O说明
1.5.3 参数定义
1.5.4 信号定义
1.5.5 assign语句
1.5.6 initial语句
1.5.7 always语句
1.5.8 if...else语句
1.5.9 case语句
1.5.10 运算符
1.6 FPGA高级开发系统简介
1.6.1 拨动开关电路
1.6.2 LED电路
1.6.3 独立按键电路
1.6.4 七段数码管电路
1.6.5 D/A转换电路
1.6.6 A/D转换电路
1.7 基于FPGA高级开发系统可开展的部分实验
1.8 本书配套的资料包
第2章 集成逻辑门电路功能测试
2.1 预备知识
2.2 实验内容
2.3 实验步骤
本章任务
第3章 基于原理图的简易数字系统设计
3.1 预备知识
3.2 实验内容
3.3 实验步骤
本章任务
第4章 基于HDL的简易数字系统设计
4.1 预备知识
4.2 实验内容
4.3 实验步骤
本章任务
第5章 编码器设计
5.1 预备知识
5.2 实验内容
5.3 实验步骤
本章任务
第6章 译码器设计
6.1 预备知识
6.2 实验内容
6.3 实验步骤
本章任务
第7章 加法器设计
7.1 预备知识
7.2 实验内容
7.3 实验步骤
本章任务
第8章 比较器设计
8.1 预备知识
8.2 实验内容
8.3 实验步骤
本章任务
第9章 数据选择器设计
9.1 预备知识
9.2 实验内容
9.3 实验步骤
本章任务
第10章 触发器设计
10.1 预备知识
10.2 实验内容
10.2.1 RS触发器
10.2.2 D触发器
10.2.3 JK触发器
10.2.4 T触发器
10.3 实验步骤
本章任务
第11章 同步时序逻辑电路分析与设计
11.1 预备知识
11.2 实验内容
11.2.1 同步时序逻辑电路的分析
11.2.2 同步时序逻辑电路的设计
11.3 实验步骤
本章任务
第12章 异步时序逻辑电路分析与设计
12.1 预备知识
12.2 实验内容
12.2.1 异步时序逻辑电路的分析
12.2.2 异步时序逻辑电路的设计
12.3 实验步骤
本章任务
第13章 计数器设计
13.1 预备知识
13.2 实验内容
13.2.1 MSI74163四位同步二进制加法计数器设计
13.2.2 MSI74160四位同步十进制加法计数器设计
13.3 实验步骤
本章任务
第14章 移位寄存器设计
14.1 预备知识
14.2 实验内容
14.3 实验步骤
本章任务
第15章 数/模转换和模/数转换
15.1 预备知识
15.2 实验内容
15.3 实验步骤
本章任务
附录A 数字电路FPGA设计常用引脚分配
附录B 《Verilog HDL程序设计规范（LY-STD010—2019）》简介
参考文献