推荐序
译者序
序
前言
作者简介
第1章 Arm Cortex-M系列处理器简介
1.1 Cortex-M系统设计
1.1.1 轻松开始Cortex-M系统设计
1.1.2 基于FPGA的Cortex处理器系统
1.1.3 Arm处理器架构更易构建安全系统
1.2 Arm处理器的分类
1.3 Cortex-M获取的开发资源
1.3.1 通过Arm公司FlexibleAccess业务和DesignStart项目获取IP授权
1.3.2 评估版DesignStart Verilog代码不可读版本
1.3.3 专业版DesignStart Verilog RTL代码可配置版本
1.3.4 FPGA版DesignStartFPGA开发包版本
1.3.5 文档
第2章 基于Cortex-M处理器的系统设计
2.1 概述
2.2 存储器
2.2.1 存储器概述
2.2.2 基于FPGA开发工具设计Cortex-M处理器的存储器
2.2.3 ASIC设计中的存储器
2.2.4 存储器字节顺序
2.3 外围设备的定义
2.4 存储器映射的定义
2.5 总线和存储器系统设计
2.6 TCM集成
2.7 高速缓存集成
2.8 处理器的配置选项
2.9 中断信号及相关事项
2.10 事件接口
2.11 时钟生成
2.12 复位生成
2.13 SysTick定时器
2.14 调试集成
2.15 电源管理功能
2.16 顶层引脚分配和引脚多路复用
2.17 其他信号
2.18 签署要求
第3章 AMBA、AHB、APB
3.1 AMBA
3.1.1 AMBA简介
3.1.2 AMBA历史
3.1.3 各种版本的AMBA规范
3.2 AHB概述
3.2.1 AHB版本
3.2.2 AHB信号
3.2.3 AHB基本操作
3.2.4 最小AHB系统
3.2.5 多总线主机的处理
3.3 AHB详述
3.3.1 地址区间信号
3.3.2 数据区间信号
3.3.3 遗留仲裁器握手信号
3.4 独占访问操作
3.4.1 独占访问简介
3.4.2 AHB5独占访问支持
3.4.3 Cortex-M3/M4/M7处理器独占访问信号到AHB的映射
3.5 AHB5 TrustZone支持
3.6 APB概述
3.6.1 APB系统
3.6.2 APB信号和连接
3.6.3 APBv2中的附加信号
3.6.4 APB上的数据
3.6.5 不同版本APB组件的组合使用
第4章 搭建Cortex-M处理器的简单总线系统
4.1 总线设计基础
4.2 搭建简单的Cortex-M0系统
4.3 搭建简单的Cortex-M0+系统
4.4 搭建简单的Cortex-M1系统
4.5 搭建简单的Cortex-M3/Cortex M4系统
4.6 处理多个总线主机
4.7 独占访问支持
4.8 地址重映射
4.9 基于AHB的存储器连接与TCM
4.10 嵌入式闪存的处理
4.10.1 IP要求
4.10.2 闪存编程
4.10.3 处理器的无程序启动
第5章 Cortex-M处理器系统的调试集成
5.1 调试与跟踪功能概述
5.2 CoreSight调试架构
5.2.1 Arm CoreSight简介
5.2.2 调试连接协议
5.2.3 调试连接概念—调试访问端口
5.2.4 调试接口结构
5.2.5 跟踪连接
5.2.6 时间戳
5.2.7 调试组件发现机制
5.2.8 调试认证
5.2.9 调试电源请求
5.2.10 调试复位请求
5.2.11 交叉触发接口
5.3 调试集成
5.3.1 JTAG/SWD连接
5.3.2 跟踪端口连接
5.3.3 调试和跟踪系统的时钟
5.3.4 多点SWD
5.3.5 调试认证
5.4 其他调试相关主题
5.4.1 其他信号连接
5.4.2 菊花链式JTAG连接
第6章 低功耗支持
6.1 Cortex-M处理器低功耗特性
6.2 低功耗设计基础
6.3 Cortex-M处理器低功耗接口
6.3.1 睡眠状态和GATEHCLK输出
6.3.2 Cortex-M23/M33/M35P处理器的Q通道低功耗接口
6.3.3 睡眠保持接口
6.3.4 唤醒中断控制器
6.3.5 SRPG对软件的影响
6.3.6 软件低功耗方法
6.4 体现低功耗设计的Cortex处理器特性
6.4.1 高代码密度
6.4.2 短流水线模式
6.4.3 取指优化模式
6.5 系统级设计注意事项
6.5.1 低功耗设计
6.5.2 时钟源
6.5.3 低功耗存储器
6.5.4 缓存存储器
6.5.5 低功耗模拟单元
6.5.6 时钟门控设计
6.5.7 处理器完全掉电情况下的睡眠模式
第7章 总线基础组件设计
7.1 简单AMBA总线系统设计概述
7.2 典型AHB从机设计规则
7.3 典型AHB基础组件
7.3.1 AHB解码器
7.3.2 默认从机
7.3.3 AHB从机多路复用器
7.3.4 带AHB接口的ROM和RAM
7.3.5 AHB to APB总线桥
7.4 从Cortex-M3/Cortex-M4 AHB Lite桥接到AHB
第8章 简单外设设计
8.1 外设系统设计
8.2 设计简单的APB外设
8.2.1 通用输入输出接口
8.2.2 APB定时器
8.2.3 UART
8.3 ID寄存器
8.4 外设设计的其他注意事项
8.4.1 系统控制功能的安全性
8.4.2 处理器暂停
8.4.3 64位数据处理
第9章 内核系统集成
9.1 搭建简单的微控制器系统
9.2 设计划分
9.3 仿真环境的内容
9.4
展开
