本书主要特色:
本书深入浅出地介绍了如何使用Verilog对可编程逻辑器件进行设计的方法,主要针对可编程逻辑器件的设计,而不是仅仅介绍HDL的语法。同时还提供了一系列使用Verilog对可编程逻辑器件进行设计过程的实例,从简单的门级电路,到带有8位软核处理器和定制I/O外设的复杂嵌入式系统。这些实例可作为通用的基本模块组合成具体电路,乃至结构复杂的大系统。
本书中的实例严格遵循设计准则,编码和设计方法是“向上兼容的”,特点如下:
同样的方法可应用于未来的大型设计之中。
同样的方法能够有助于其他系统的开发项目,包括仿真,时序分析,验证和测试。
同样的方法能够应用到ASIC技术和不同类型的FPGA器件中。
代码能够被不同厂家的软件综合。
总之,本书是一本实用的、以硬件为核心的教材,其内容涉及用简洁的HDL、遵循规范的设计和编码原则,大限度地实现向上兼容。
展开