王承，1976生，江苏扬州人，博士。现任职于中兴通讯股份有限公司，主要从事单板级JTAG测试技术的研发、推广和生产应用工作。研究方向：集成电路测试、模式识别、人工智能和故障诊断等。
　　
　　刘治国，1977生，湖南益阳人，硕士。现任职于工业和信息化部电子第五研究所，主要从事元器件检测和试验工作。研究方向：集成电路可靠性评价和电子元器件检测技术。

　　《单板级JTAG测试技术》是一本系统论述单板级JTAG测试技术的专著。内容包括：基于IEEEl149．1标准的边界扫描测试、可测性设计和测试功能及串行测试矢量；内建自测试和仿真测试；基于IEEEl687标准的集成电路测试技术发展趋势。
　　《单板级JTAG测试技术》适合于从事集成电路开发的工程技术人员阅读，对于电子测量、通信工程和电路系统学科的学生，也有一定的参考作用。

　　《单板级JTAG测试技术》：
　　9）Exit2-DR（第二次数据退出）
　　这是一个暂态过程。在该状态下，如果TMS为“1”，当TCK上升沿时，扫描过程结束，TAPC进人数据更新（Update-DR）状态；如果TMS为“0”，当TCK上升沿时，TAPC进入数据移位（Shift-DR）状态。
　　所有选定的测试数据寄存器，保持原先的状态不变。在该状态下，测试指令也不会变化。
　　10）Update-DR（数据更新）
　　一些测试数据寄存器带有锁存并行输出，针对特定测试指令响应（如EXTEST、INTEST、RUNBIST），当数据移入到相连的移位寄存器路径时，可防止在并行输出端的变化。当进入到数据更新（Update-DR）状态，在TCK下降沿，来自于移位寄存器路径的数据，被锁存到这些测试数据寄存器的并行输出端。除了数据更新（Update-DR）状态，即在状态机的其他状态时，锁存在并行输出端的数据应该一直保持不变，除非是执行了自测试操作（如：在测试／空闲态对于特定设计测试指令的响应）。
　　所有选定的测试数据寄存器，保持原先的状态不变。在该状态下，测试指令也不会变化。如果TMS为“1”，当TCK上升沿时，TAPC进入选择数据扫描寄存器（Select-DR-Scan）状态；如果TMS为“0”，当TCK上升沿时，TAPC进入测试／空闲（Run-Test／Idle）状态。
　　……

第1章 测试的基本概念
1.1 数字电路测试
1.1.1 测试
1.1.2 测试分类
1.1.3 数字电路分类
1.2 故障及故障模型
1.3 算法
1.4 测试覆盖率和故障检出率
1.5 测试矢量
1.5.1 组合电路的测试矢量生成
1.5.2 时序电路的测试矢量生成
1.6 可测性
1.6.1 可控性
1.6.2 可观性
1.6.3 可测性设计方法

第2章 单板级.ITAG测试
2.1 背景介绍
2.2 传统单板测试方法的困难
2.2.1 在线测试
2.2.2 光学测试
2.2.3 功能测试
2.3 生产制造应用
2.4 JTAG测试技术
2.5 单板级JTAG测试
……

第3章 IEEE1149.X标准
第4章 单板级边界扫描可测性设计
第5章 边界扫描测试技术应用
第6章 串行矢量格式
第7章 内建自测试技术
第8章 片上仿真测试
第9章 嵌入测试
参考文献